基于ADC12D1800RF的射頻采樣設(shè)計

中國電科四創(chuàng)電子股份有限公司 夏 丹 倪文飛 崔 揚(yáng)

以往由于受數(shù)字器件發(fā)展水平的限制，中頻采樣是雷達(dá)接收的主流方案，但此類型接收機(jī)需配套復(fù)雜的模擬設(shè)備，因此提升了產(chǎn)品成本。隨著微電子技術(shù)和芯片工藝的發(fā)展，射頻采樣技術(shù)已經(jīng)可以應(yīng)用于雷達(dá)接收設(shè)備。為了實現(xiàn)雷達(dá)接收機(jī)直接射頻采樣技術(shù)，減少硬件設(shè)備量，降低成本、提高可靠性，開展射頻采樣數(shù)字接收的研制。

射頻采樣可以實現(xiàn)對L波段射頻直接采樣功能，數(shù)字接收可以有效減少模擬電路的老化和參數(shù)漂移，避免了模擬混頻器帶來的交調(diào)失真和寄生信號等問題，射頻采樣模塊簡化了射頻前端，設(shè)備在順應(yīng)小型化趨勢的同時使系統(tǒng)擁有更高的可靠性和穩(wěn)定性。

本文通過以下技術(shù)方案實現(xiàn)的：

射頻采樣數(shù)字接收模塊功能框圖如圖1所示。系統(tǒng)主要由ADC、FPGA、光纖和網(wǎng)絡(luò)通信接口等芯片組成。模數(shù)轉(zhuǎn)換電路通過ADC芯片ADC12D1800RF實現(xiàn)。FPGA芯片負(fù)責(zé)對ADC輸出信號進(jìn)行數(shù)字基帶處理，產(chǎn)生的IQ基帶信號最終通過光纖與網(wǎng)口實現(xiàn)數(shù)據(jù)傳輸。

圖1 射頻采樣數(shù)字接收模塊系統(tǒng)框圖

該模塊主要由ADC電路，F(xiàn)PGA硬件電路，電源電路，光纖傳輸電路組成。射頻采樣模塊盒體采用防銹鋁材料，盒體電源穩(wěn)壓器和FPGA電路功耗較大，在設(shè)計上蓋板時通過安裝壓塊將穩(wěn)壓器和FPGA上的熱量傳遞給整個盒體，提高散熱效率。盒體有集成電路在設(shè)計蓋板時考慮安裝高度。模塊的輸入輸出信號、AD時鐘輸入等都使用了直插式SMA連接器，結(jié)構(gòu)形式便于測試和連接。

模數(shù)轉(zhuǎn)換是射頻采樣模塊的核心組成部分，其主要功能是實現(xiàn)模擬信號的數(shù)字化，ADC芯片的性能在很大程度上決定了后續(xù)處理的方式和速度。由于ADC芯片的采樣率和分辨率不可同時兼得，在綜合考慮系統(tǒng)的采樣率和有效位數(shù)的基礎(chǔ)上，本設(shè)計選取ADI芯片ADC12D1800RF實現(xiàn)。該芯片為12位的ADC芯片，最大采樣速率3600MHz，其模擬輸入帶寬可達(dá)3000MHz，滿足對輸入頻率1200-1400MHz信號采樣要求。芯片采用LVDS電平傳輸格式，其最大信號輸入（10dBm）ADC電路由信號輸入匹配電路、時鐘輸入電路、電源驅(qū)動電路等組成。

本設(shè)計中的FPGA主要用于接收機(jī)數(shù)字前端的功能、通信接口收發(fā)等功能。在數(shù)字下變頻部分會使用大量的邏輯資源和乘法器資源。因此選擇Altera公司的Stratix Ⅳ系列的EP4SGX230KF40I3芯片。芯片內(nèi)核0.9V供電，高速接口采用2.5V供電，低速I/O采用3.0V供電，可編程接口采用1.5V供電，光纖接口1.1V供電。FPGA主要對ADC采樣輸出信號進(jìn)行數(shù)字基帶處理，同時對射頻采樣數(shù)字收發(fā)模塊進(jìn)行可編程操作，F(xiàn)PGA設(shè)計在整個模塊中至關(guān)重要。

圖2 ADC輸出信號仿真

圖3 IQ輸出信號仿真

射頻信號經(jīng)過ADC采樣后如圖2所示，經(jīng)過DDC數(shù)字下變頻，再選用CIC濾波器作為第一級抽取濾波器。單級CIC濾波器旁瓣電平比較大，為了增大阻帶衰減，設(shè)計采用5級CIC濾波器級聯(lián)的方法解決。第二級選用FIR濾波器優(yōu)化帶內(nèi)平坦度及增大阻帶衰減。最后輸出IQ信號。

ADC信噪比由3種不同因素決定，其計算如式(1)所示：

AD12D1800RF是12位ADC芯片，所以SNRQuantizatiar_Noise為72dB。在式(1)中，而SNRJitter主要影響高輸入頻率信號的信噪比。SNRJitter根據(jù)采樣抖動而計算得到，其計算如式(2)所示：

抖動時間tjitter由兩種不同因素決定：器件自身孔徑抖動（200飛秒），由時鐘輸入緩存噪聲決定；外部時鐘抖動；模擬輸入信號抖動。tjitter計算如式(3)所示：

通常可采用高質(zhì)量采樣時鐘來降低外部時鐘抖動，也可通過在時鐘輸入端放置帶通濾波器來改善。在L波段射頻采樣模塊中，ADC采樣時鐘通過高質(zhì)量時鐘源輸入，在保證時鐘信號950MHz質(zhì)量的情況下，通過對區(qū)間1900MHz的相位噪聲進(jìn)行積分計算可大致計算出ADCSNR約為53.46dBFS。

射頻采樣數(shù)字接收模塊的動態(tài)范圍指標(biāo)為大于70dB，其計算如式(4)所示：

fs為1900MHz，B為模擬輸入信號帶寬（2MHz），因此可計算出動態(tài)范圍滿足設(shè)計要求。仿真圖如圖3所示。

結(jié)論：輸入信號為1400MHz，由仿真結(jié)果可知，IQ信號的SNR改善值為26.6dB，與理論值大致相同，因此DDC設(shè)計方案滿足設(shè)計要求。綜上所述，本設(shè)計可以實現(xiàn)對L波段射頻直接采樣功能，最終IQ數(shù)據(jù)通過光纖輸出。