系統級封裝（SiP）模塊的熱阻應用研究

劉鴻瑾，李亞妮，劉 群，張建鋒

（1.北京控制工程研究所，北京 100080；2.北京軒宇空間科技有限公司，北京 100080）

1 引言

系統級封裝（System in Package，SiP）是指在一個封裝體中集成一個系統。這個系統通常需要封裝多個芯片并能夠獨立完成特定的任務，如集成了CPU、DRAM、Flash等多個IC芯片的系統級封裝?，F在電子產品的小型化需求已經覆蓋了軍用產品、航天器件、工業產品和消費類產品，SiP以其尺寸小、速度快、成本低等顯著優勢迅速成長為主流封裝技術。隨著系統集成度的不斷提高，封裝體內熱流密度增大，SiP的熱可靠性研究變得極其重要。為了保證SiP器件正常工作，每個子芯片都有最大允許結溫，任一子芯片失效，都有可能導致整個系統“失靈”或“癱瘓”，因此，如何對每個子芯片進行準確的結溫預測是至關重要的。

現有技術中采用的結溫預測方法多采用平均熱阻來進行，未考慮SiP中每個子芯片的功率分配和變化，對于功率差異較大的SiP中結溫較大的子芯片容易出現嚴重低估的情況，這無疑會帶來嚴重的危害[1]。

作為衡量封裝模塊散熱能力的重要參數，熱阻分析是熱可靠性研究的基礎[2]。為解決上述問題，本文以集成了FPGA、PROM、AD、DA的塑封SiP模塊為研究對象，用熱阻矩陣表示其散熱性能，為芯片用戶提供了一種不同溫度不同功耗下封裝體內部各芯片結溫的快速預測方法。

2 熱阻介紹

封裝的散熱特性一般用熱阻的概念來衡量，熱阻表示介質吸收1 W熱量后該傳熱路徑上介質的溫升，單位為K/W或℃/W。對于單芯片封裝，熱阻的定義如式（1）所示：

其中，Rjx表示芯片到某一參考位置的熱阻，Tj為芯片結溫，Tx為參考點溫度，P為芯片的功耗。對于SiP模塊，Rjc表示結-殼熱阻（Junction to Case），體現封裝自身器件級的散熱能力。Rjb表示結-板熱阻（Junction to Board），體現板級散熱能力。Rja表示結-環境熱阻（Junction to Ambient），體現系統應用級散熱能力。

在芯片應用中，各芯片都有最大允許結溫，所以結溫預估是非常重要的。由式（1）可得傳統結溫計算公式Tj=Rjx·P+Tx，公式較為簡單，僅適用于預測單個芯片的結溫，而SiP為多芯片組件，由于芯片之間存在相互加熱現象，采用單一熱阻值不能有效描述封裝的散熱特性[3]，若用平均熱阻θjc-avg=(Tj-avg-Tc)/Q[4]，則忽略了SiP內部各芯片的功率分配和變化問題，只可得出各功率芯片的平均溫度，對于結溫較大的芯片，就會出現嚴重低估的情況，導致致命后果。

因此，本文提出在多個芯片同時發熱的情況下，芯片的結溫可以采用疊加原理來分析，即芯片溫升等于自身加熱功率造成的溫升與其他芯片對其加熱造成溫升的疊加效果。對于一個包含n顆芯片的封裝，可以采用n×n階的熱阻矩陣來描述封裝的散熱特性。

若SiP器件包含兩顆芯片，則最終獲得的熱阻矩陣結構如式（2）所示：

其中Rii表示各芯片的自身熱阻，Rij為耦合熱阻，表示第j顆芯片對第i顆芯片的耦合加熱效果。

根據線性疊加原理，包含n個芯片的SiP模塊內各芯片的結溫可用式（3）來計算：

Qi(i=1～n)表示各芯片的發熱功率，Ta表示環境溫度，Tji(i=1～n)表示各芯片的結溫。

綜上，對于封裝結構和熱源布局確定的SiP模塊，只要得到其熱阻矩陣，即可得到不同溫度不同功率組合下的各芯片結溫。

3 熱阻分析

以現有塑封SiP模塊為研究對象，采用有限元仿真方法，計算結-殼熱阻矩陣和結-板熱阻矩陣。

圖1 塑封SiP結構模型

塑封SiP模塊為塑料焊球陣列封裝(Plastic Ball Grid Array，PBGA)結構[5]，其基板材料為BT樹脂或者玻璃層壓板，密封材料為環氧樹脂模塑料，焊球為62Sn/36Pb/2Ag準共晶焊料或者63Sn/37Pb共晶焊料。此處，焊球用圓柱體簡化等效。SiP模塊包含5顆芯片，各芯片及其最大結溫和功耗估計依次為FPGA(175℃/2 W)、高速差分AD(175℃/0.414 W)、高速差分DA(175℃/0.17 W)、FPGA配置PROM(150℃/0.165 W)、8通道AD(175℃/0.0155 W)，在芯片使用中，FPGA等變功率芯片會因燒寫程序不同而產生不同功耗。

3.1 結-殼熱阻計算

根據研究對象實際尺寸和布局，在ANSYS Icepak模塊中建立結-殼熱阻（Rjc）和結-板熱阻（Rjb）計算模型，見圖2。劃分網格時選擇非結構化網格，這是因為焊球模型中包含圓柱曲面，采用非結構網格可以更好地進行貼體劃分，提高計算精度。求解Rjc時，邊界條件設為將封裝模塊放置于四周絕熱的環境中，模塊僅通過管殼頂部與外界環境進行換熱。進行求解設置時，由于Rjc計算僅考慮傳導散熱，因此，在Basic Parameters操作面板中關閉對流和輻射換熱，并設置環境溫度為特定溫度，此處為室溫25℃。

圖2 結-殼熱阻和結-板熱阻仿真模型

根據線性疊加原理，分別對各功率芯片單獨施加一定的功耗，計算各芯片位置的溫度。5顆芯片依次編號為0～4，得到溫升矩陣[ΔT]，其中ΔTij表示第i個芯片工作時第j個芯片的溫升。結-殼熱阻矩陣如式（4）所示，其中Rij表示第j個芯片發熱功率每增加1 W時第i個芯片的溫升。

表1 單芯片工作時各芯片結溫（單位：℃）

由熱阻矩陣可以看出，各芯片的自身熱阻，即對角線上的熱阻，相比于芯片間的耦合熱阻均高出3～4個數量級，這說明塑封SiP模塊的表面散熱能力很強，熱量極易通過表面散發，耦合熱阻主要體現器件的橫向熱傳導，耦合熱阻小說明橫向傳導作用非常小，說明熱量在結-殼間傳遞時散熱通路良好。

通過比較5個芯片的自身熱阻，可以發現FPGA的熱阻最小，高速差分DA的熱阻最大，這是因為其余散熱條件相同時，FPGA的散熱面積最大，熱量最容易散發，高速差分DA的散熱面積最小，熱量最難散發。同時，通過熱阻矩陣可以比較各芯片間相互影響的強弱，以表示各芯片對8通道AD影響作用的第5行熱阻為例，R54最大，表示PROM對該芯片的熱作用最大。

為驗證熱阻矩陣的正確性，可將相同條件下通過熱阻矩陣得到的理論預測溫升與實際仿真溫升進行對比。此處將式（4）代入式（3），并給定功率矩陣，如式（5）所示，其中高速差分AD采用了降功耗模式（0.33 W），由此可得各芯片理論預測溫升如表2所示。[Q1Q2Q3Q4Q5]T=[2 0.33 0.17 0.165 0.0155]T（5）

同時在ANSYS Icepak模塊中進行該工況下的實際仿真，此處設定環境溫度Ta為125℃，得到實際仿真溫升（見表2）。由表2可知，各功率芯片同時工作時，由熱阻矩陣得到的溫升和有限元實際模擬結果相比具有很好的一致性，溫升預測誤差小于3%。

表2 結-殼熱阻理論預測與實仿對比

3.2 結-板熱阻計算

計算結-板熱阻時，測試環境為[6]，封裝模塊放置于PCB電路板上，芯片和電路板放置于密閉空間內，電路板四周的面處于恒定溫度，封裝模塊的熱量只通過電路板傳導至電路板四周恒溫的壁面，求得

對比式（4）和式（6）可以看出，首先，結-板的自身熱阻均大于結-殼自身熱阻，這是因為對于結-板，芯片熱量通過焊球傳導至電路板，散熱面積小，散熱通路較差；其次，結-板自身熱阻和耦合熱阻差異不足1個數量級，而結-殼矩陣中自身熱阻和耦合熱阻差3～4個數量級，這是因為當芯片熱量不能通過表面很好地散發，就會導致橫向傳導作用的增強[7]，因此各芯片間互相影響，耦合熱阻增大。

結合式（5）和式（6），將得到的溫升與實仿溫升進行對比，如表3所示。由表3可以看出，理論預測與實際仿真結果吻合度極高，驗證了仿真方法的合理性。與結-殼熱阻矩陣作用不同的是，結-板熱阻矩陣評價了封裝模塊的板級散熱能力，從客戶應用方面來講，已知電路板四周的恒定溫度和各芯片的運行功率時，即可根據熱阻矩陣很快地計算出該工況下各芯片的結溫。

表3 結-板熱阻理論預測與實仿對比

綜上，本文開發的SiP芯片結溫預估方法流程如圖3所示。

圖3 結溫預估流程圖

4 結論

本文以塑封SiP為研究對象，給出了結-殼熱阻矩陣與結-板熱阻矩陣的計算方法，并對封裝體內各芯片的自身散熱能力和芯片間熱耦合作用進行了分析，仿真分析方法對同類研究有一定的參考價值。結合實際應用情況，將熱阻矩陣應用于不同環境溫度下以不同功率組合工作的封裝內部芯片結溫的預測，結果表明理論預測與實際仿真基本吻合，證明該方法有效可行。本文提出的方法是在現有產品實際應用中開發產生的，與傳統單一芯片結溫預估方法對比，該方法考慮了芯片間的熱耦合作用，避免了各芯片功率差異較大導致的預估失真，大大提高了芯片結溫預測精度，且該方法將多個計算公式集成為一個公式，降低了計算過程冗余度，提高了預測效率，這對于SiP模塊的可靠性設計有重要意義。