集成電路自適應測試技術綜述

安慶師范大學計算機與信息學院 華 銘

通過對測試向量重排序來提高測試效率，降低測試成本是集成電路測試領域的熱點之一。本文綜述了自適應測試技術，分析了每一種技術的優缺點，指出了該技術的發展需求和方向。

1 集成電路測試現狀

隨著我國電子產業市場的不斷擴大，中國對于芯片的需求日益增加，逐漸成為全球最大的市場。在國內的相關產業發展中，集成電路的設計業始終是我國相關產業中最具發展活力的領域，并且增長也最為迅速。

2 研究意義

根據集成電路行業的摩爾定律可知，每經過一年半到兩年時間，電路上元器件的數目都會成倍增加，導致芯片上的元器件數目不斷增加；同時，測試數據量也不斷增加，這使得測試成本以及測試溫度的變化不斷增加，為測試帶來了以下兩個難題。

2.1 數據量的成倍增長帶來的測試效率下降

隨著規模的持續增加，需要測試的項目也不斷增加。為了保障芯片的使用效果，由自動測試生成工具（Automatic Test Pattern Generation,ATPG）所產生的向量數量成倍增加，如圖1所示，近幾年測試數據量隨著電路的規模成倍增長。這樣的測試數據增長大大降低了測試的效率，提高了測試成本。

圖1 測試數據量隨時間的趨勢

2.2 數據量的提高導致的測試溫度變化以及功耗的增加

在測試模式的影響下，測試向量的不斷增加會導致功耗以及溫度的變化有所增加，被測電路如果出現較大的功耗導致溫度過高，將會損壞芯片，增加測試成本。

因為上面所說的原因，導致在芯片的制造生產過程中，在測試流程上的花費也越來越多。目前，如何節約測試成本已經成為集成電路產業的重要問題。所以，需要我們改進測試方法來降低測試成本。

3 自適應測試

自適應測試是一個通用概念，適用于多種方向。在大多數情況下，自適應測試定義為：使用即時信息來更改所采用的測試方案，以提高測試質量或減少測試時間的測試方案。

自適應測試主要分為參數化數字測試、溫度和功率感知測試、缺陷定向測試以及延遲測試。其中，參數化數字測試是指通過調整測試極限來增加缺陷篩選能力。溫度和功率感知測試是指應用短測試序列來計算被測芯片的溫度特性，根據傳感器數據，從多個預先計算的調度中選擇一個調度。缺陷定向測試是指為了適應不同的缺陷特征，對芯片進行學習后重排序，以提高測試效率。延遲測試是指因為工藝變化導致不同的路徑長度，對于不同的工藝角落選擇不同的關鍵路徑集合。

目前，自適應測試算法和基于統計數據的測試優化算法，正在成為降低測試成本提高測試效率的新領域，文中介紹了多種自適應測試方法。本文的工作就是對自適應測試的相關工作進行介紹并加以研究。圖2是自適應測試相關的結構圖。

圖2 自適應測試前饋和反饋結構圖

4 自適應測試研究現狀

近幾年，因為芯片在測試方面的難度不斷增加，許多學者都對自適應測試展開了研究。以往許多測試方法的共同點是根據以往的經驗以相同的方式對集成電路進行測試，在確定測試方法后，將測試方法應用于每個電路，直到芯片通過所有測試或其中一項測試不合格為止。但是，不斷增加的工藝變化，使這種對多種電路的方法在減少測試時間和提高測試質量這兩個方面的效果不佳。為了解決此問題，測試者需要針對制造設備的多樣化，通過統計學的方式找出最合適的測試方法，這種測試方法就是自適應測試。

近年來，有不少學者都在集成電路自適應測試領域進行了非常多的研究，例如Liu M等提出了一種基于質量預測的細粒度自適應測試算法，該算法是基于機器學習的細粒度自適應算法。使用先前測試階段的參數測試結果，利用統計學算法對芯片建立預測質量的模型。隨后，將預測的結果用K均值聚類算法分為兩組，對于兩組芯片使用不同的選擇方法實現細粒度的自適應測試，從而在不增加缺陷水平的情況下降低測試成本。C.Yao等提提出了一種使用片上溫度傳感器的動態熱感知測試調度方法。在測試前，首先定義一個支持動態測試計劃的測試架構，然后針對這個測試架構開發算法。接下來，以ITC’02為基準進行模擬研究，借助片上溫度傳感器，尤其是具有多個內核的芯片，可以大大提高熱感知測試計劃的性能。N.Aghaee提出了一種自適應測試調度方法，該方法可解決溫度偏差并采取不同的措施，以提高測試速度和熱安全性。所提出的方法分為計算密集型離線階段和非常簡單的在線階段。在離線階段，構建計劃樹，而在在線階段，基于溫度傳感器的讀數，逐步遍歷計劃樹中的適當路徑。P.Shanmugasundaram等提出了一種具有內置活動監視器和自適應測試時鐘的外部測試掃描電路。該方法在不超過指定峰值功率預算的情況下，加快低活動周期來減少從自動測試設備（ATE）進行的外部測試的測試時間。Singh A D提出了一種針對低電壓DVFS故障的最小化系統級適應性測試算法。這種算法是在測試前收集早期的參數和掃描測試的結果，通過處理選擇性地跳過對芯片進行的系統級測試（System Level Test,SLT），在減少測試時間的同時，對缺陷率（Defective Parts Per Million,DPPM）的影響也較小。詹文法等提出了一種集成電路測試流程分級動態調整方法。該方法通過統計樣本集成電路中每種測試類型和每條測試向量的測試故障率來建立貝葉斯概率模型,根據其命中故障點的概率高低分級調整它們的加載順序。隨著測試的進行,不斷收集測試數據，動態更新測試類型和測試向量的測試故障率，同步調整測試類型以及測試向量的加載順序。

結束語：通過對國內外現有的自適應測試技術的研究，不難看出，雖然該方法滿足了對數據量大的電路的測試，但是也還存在著一些不足：（1）大多數方案是靜態的，沒有考慮到制造工藝、測試設備、測試環境對測試結果的影響，同時也忽略了故障之間的相關性。（2）現有的方案大都只解決一個問題，缺少同時控制參數與測試時間的方案。

后續研究需要開發更高質量的自適應測試方案，以滿足集成電路發展的需要。