一種HfOx阻變存儲(chǔ)器的1T1R單元設(shè)計(jì)

北方工業(yè)大學(xué) 黃傳輝 戴 瀾

本文基于UMC 28nm工藝和HfOx體系的RRAM器件進(jìn)行1T1R存儲(chǔ)單元設(shè)計(jì)，采用低壓NMOS控制，提高1T1R單元的集成度，降低操作電壓，以突破傳統(tǒng)非易失性存儲(chǔ)器閃存所面臨的設(shè)計(jì)瓶頸，并最終流片驗(yàn)證。設(shè)計(jì)和測(cè)試結(jié)果表明最小存儲(chǔ)單元面積達(dá)0.053um2，操作電壓控制在1.8V以內(nèi)。

以閃存為基礎(chǔ)的非易失性存儲(chǔ)架構(gòu)雖是目前的主流方案，但是伴隨著工藝制程地進(jìn)步，其在物理、工藝、成本等諸多方面上面臨著難以突破的瓶頸。阻變存儲(chǔ)器(resistor RAM,RRAM)作為一種新型存儲(chǔ)器，可以有效的解決如今的困境，被認(rèn)為是閃存的替代方案之一。由于RRAM與CMOS工藝優(yōu)異的兼容性，以一個(gè)晶體管（Transistor）和一個(gè)阻變器件（RRAM）加在一起構(gòu)成的存儲(chǔ)單元結(jié)構(gòu)被稱為1T1R結(jié)構(gòu)，其基礎(chǔ)的想法就是利用晶體管的開(kāi)關(guān)特性作為RRAM的整流器件來(lái)抑制串通電流，這樣就能實(shí)現(xiàn)對(duì)每一位存儲(chǔ)單元的隨機(jī)控制。

本文基于在UMC 28nm HPC標(biāo)準(zhǔn)CMOS邏輯工藝中上集成的RRAM制程，完成對(duì)1T1R存儲(chǔ)單元的設(shè)計(jì)。與之前成果相比，實(shí)現(xiàn)低壓NMOS與RRAM集成并操作正常，以提高存儲(chǔ)密度。

1 1T1R單元設(shè)計(jì)

本文中使用的是基于HfOx體系的雙極性RRAM，在TE上施加高電壓為正向操作。圖1中描述了RRAM器件結(jié)構(gòu)，其制造于ME1和ME2之間，依靠中間的TMO層完成高阻態(tài)(存“0”)和低阻態(tài)(存“1”)的轉(zhuǎn)換。存儲(chǔ)單元的架構(gòu)如圖2所示，BL和SL平行分別接RRAM的上級(jí)和晶體管的源極；WL連接晶體管的柵極控制電流通路，與其他控制線垂直。對(duì)于存儲(chǔ)的操作有Forming，Set，Reset，Read，分別實(shí)現(xiàn)數(shù)據(jù)的正常讀寫。但是因?yàn)镽RAM的操作電壓除read外一般高于CMOS邏輯電壓0.9V，若采用高壓器件則會(huì)大大增加存儲(chǔ)單元的面積消耗。為了進(jìn)一步提高集成度，本次設(shè)計(jì)采用UMC的HVT MOS，在不破壞器件的情況下適當(dāng)?shù)剡^(guò)驅(qū)動(dòng)使用，以獲得極高的存儲(chǔ)密度。

圖1 HfOx RRAM結(jié)構(gòu)

圖2 1T1R陣列架構(gòu)

因?yàn)镽RAM的寫入時(shí)BL和SL間的電壓超過(guò)了CMOS正常操作范圍，所以在設(shè)計(jì)時(shí)需要重點(diǎn)考慮。在選擇RRAM的高低阻值時(shí)，應(yīng)注意需大于MOS的內(nèi)阻，這樣在操作時(shí)因?yàn)榉謮旱年P(guān)系，實(shí)際作用在MOS上的電壓是可以控制在正常范圍內(nèi)的。對(duì)于沒(méi)有選中的存儲(chǔ)單元，高壓作用與MOS的源漏極，發(fā)生可恢復(fù)的PN結(jié)擊穿，這樣會(huì)造成漏電增加，故需要嚴(yán)格控制存儲(chǔ)陣列中每一個(gè)存儲(chǔ)模塊的規(guī)模。下面根據(jù)圖3設(shè)計(jì)1T1R具體的操作方法。

圖3 1T1R操作

Forming和Set操作的極性一致，只是電壓的具體值不同，所以可以同時(shí)討論，此種情況下VSL為0V，電壓施加于BL和WL上。VBL需滿足VHRS+VDS的阻變條件，通過(guò)VWL控制晶體管的電流ICC進(jìn)而控制低阻態(tài)的阻值，將Set成功后的VDS在0.9V以內(nèi)。Reset操作的極性于上述相反，需要在SL上施加高壓，BL為0V。因?yàn)轶w效應(yīng)的影響晶體管驅(qū)動(dòng)能力減弱，所以Reset時(shí)需要更高的電壓，也會(huì)有更大的風(fēng)險(xiǎn)。設(shè)計(jì)操作條件時(shí)，首先應(yīng)滿足VSL大于VDS+VLRS，以達(dá)到Reset條件。阻變過(guò)程中電流減小，電阻變大，需控制RRAM的BE電壓始終滿足VWL大于VGS+VHRS。最后以獲取足夠的驅(qū)動(dòng)能力為目的，在不破壞晶體管的前提下，權(quán)衡VWL和晶體管的尺寸，因?yàn)闁艠O擊穿時(shí)不可恢復(fù)的。

最后Read操作的電壓范圍在0.9V以內(nèi)，通過(guò)比較流過(guò)RRAM的電流與參考電流之差分辨存儲(chǔ)的數(shù)據(jù)。因?yàn)?T1R結(jié)果此時(shí)沒(méi)有極性，所以從任何一段讀取電流均可完成Read操作，因?yàn)镽RAM阻值大于晶體管內(nèi)阻，所以不會(huì)影響讀取結(jié)果。

在完成上述設(shè)計(jì)分析后繪制1T1R單元版圖，為了提高存儲(chǔ)單元的集成度，將2bit單元共用一條BL和SL，并且共用一個(gè)晶體管源極，以減小面積消耗。存儲(chǔ)單元使用兩層金屬，NMOS尺寸為170nm/40nm，實(shí)際尺寸為0.053um2，與之前的成果相比，該器件具有較小的單元尺寸面積和較大的存儲(chǔ)密度。

圖4 1T1R存儲(chǔ)單元版圖

2 測(cè)試結(jié)果與驗(yàn)證

本次流片基于UMC 28nm工藝加RRAM制程的方式完成流片，如圖5所示，所有的1T1R結(jié)構(gòu)放置在20個(gè)PAD的Testkey上，分別接出WL、BL、SL和BULK端，其中每條Testkey的WL和襯底共用。測(cè)試系統(tǒng)由MPITS3000半自動(dòng)探針臺(tái)和Tek4200A半導(dǎo)體測(cè)試儀組成，分別完成Forming、Set、Reset和Read等RRAM基本操作的驗(yàn)證。測(cè)試結(jié)果表明1T1R單元可以完成上述的各項(xiàng)操作，并實(shí)現(xiàn)數(shù)據(jù)的隨機(jī)讀寫。圖6表明RRAM可以在0.8V完成寫“1”的Set操作，1.1V實(shí)現(xiàn)寫“0”的Reset操作，高壓均控制在一倍過(guò)驅(qū)動(dòng)電壓以內(nèi)。

圖5 1T1R Testkey照片

圖6 1T1R測(cè)試結(jié)果

總結(jié)：文中介紹了一種1T1R電路結(jié)構(gòu)的設(shè)計(jì)方法，基于USC 28nm工藝成功流片并驗(yàn)證。通過(guò)優(yōu)化設(shè)計(jì)，可以使用低壓的HVT NMOS作為選通器件，合理配置晶體管和RRAM的尺寸，提高1T1R結(jié)構(gòu)的集成度，提升驅(qū)動(dòng)效率，降低存儲(chǔ)操作的電壓和電路功耗。