一種柔性透明屏LED驅動芯片設計與實現

范學仕，王祖錦，唐茂潔，彭 杰

（中科芯集成電路有限公司，江蘇無錫 214072）

1 引言

發光二極管（Light Emitting Diode，LED）作為新型半導體照明材料，具有尺寸小、壽命長、成本低、節能環保以及高效安全等優點，發展迅速且市場火熱，在顯示屏、照明設備及其他電子設備中得到廣泛應用[1-2]。2019年全球LED市場突破500億，近5年復合增長率達到15%以上[3-4]。與此同時，市場對LED顯示提出了畫面清晰細膩、色彩自然真實、流暢無閃爍等更高的要求[5-6]。

在實際應用中，對于可繞性好、美觀輕薄、能貼附在任意曲面或不規則物體表面的柔性器件的需求日益增大[7]。有機發光二極管（Organic Light Emitting Diode，OLED）雖然可以制成具有可彎曲特性的器件，但與LED相比仍有一些不足，特別是在潮濕環境中，與LED相比，OLED的壽命短、穩定性差[8]。隨著科學技術的進步，實現高分辨率、明亮持久、輕薄并能應用在柔性透明屏中的LED驅動芯片已成為研究熱點[9]。2005年第一支III-V族柔性材料制作出來后，研究人員用微結構GaAs制作出第一支柔性III-V族LED[10]。2009年《科學》雜志發表了一項由特殊的納米印章技術制作的柔性無機LED[11]。2010年，研究人員開發出具有良好防水性能和生物相容性的超薄LED[12]。

針對市面柔性透明屏驅動存在的功能單一、級聯個數低、電流無法調節、灰度等級低等問題，本文采用SPWM算法技術，設計了一款專用于柔性透明屏的LED顯示驅動芯片。

2 驅動芯片設計與實現

2.1 總體架構設計[13]

為解決市面現有產品功能單一和性能不足等問題，在設計中創新地提出圖1所示的芯片整體架構。整個芯片包括時鐘復位電路、控制電路和PWM電路3個部分。時鐘復位電路根據內部振蕩器產生的時鐘RC_CLK和上電信號START進行時鐘分頻和復位信號處理，輸出分頻時鐘信號CLK_DIV、整形時鐘信號CLK、上電復位信號PNRST和換幀復位信號NRST。控制電路根據輸入的歸零碼（RZ碼）DI1和DI2，完成譯碼、壞點檢測、狀態控制，將相應的數據傳送至配置寄存器CFG、PWM顯示的RGB數據寄存器和測試寄存器TRIM中，級聯數據通過DO1和DO2傳遞到后續級聯芯片中。PWM電路根據控制電路的RGB數據，通過PWM算法和低灰優化算法，將相應的RGB數據轉化為PWM輸出到相應的驅動模塊。

圖1 驅動芯片整體架構

2.2 時鐘復位電路設計

時鐘復位電路包括時鐘分頻電路和復位處理電路兩個部分。時鐘分頻電路結構如圖2所示。內置32 MHz振蕩器可以保證芯片的16 bit高灰階數據，彌補現有產品灰度等級低等問題。內部振蕩器產生的32 MHz的時鐘CLK32M通過一級寄存器DFF生成2分頻16 MHz的時鐘CLK16M，CLK16M再經過一級寄存器生成4分頻8 MHz的時鐘CLK8M，依此類推，共計經過5級寄存器，生成32分頻的1 MHz時鐘CLK1M。分頻產生的時鐘根據可配置分頻信號DIV_NUM，通過一個多路選擇器MUX，選擇產生相應的分頻時鐘CLK_DIV，CLK為振蕩器產生的32 MHz時鐘的整形輸出，屏蔽復位期間的時鐘，避免產生時鐘毛刺。

圖2 時鐘分頻電路結構

復位處理電路結構如圖3所示，采用兩級寄存器結構，完成異步復位，同步釋放操作，避免系統出現亞穩態。在整形輸出時鐘CLK的上升沿，將第一級寄存器輸入固定高電平（邏輯1），第二級寄存器將第一級寄存器輸出PNRST1打一拍，得到異步復位同步處理之后的復位信號PNRST，而輸入的上電信號START作為兩級寄存器的復位信號。換幀復位信號NRST采用相同結構進行處理，在每次數據換幀時產生，通過計數低電平時間，當低電平計數器記滿之后，產生換幀復位信號，用于同步所有級聯芯片。

圖3 異步復位同步釋放電路結構

2.3 譯碼電路設計

芯片采用燈芯合封的方式，要求體積小、引腳數目少。芯片采用只需單線傳輸的RZ方式進行傳輸，可以最大限度地節省面積和引腳數，配合高精度內置32 MHz時鐘，可以準確地進行數據傳輸譯碼，傳輸速率為500 ns～8μs，其數據格式如圖4所示。將通過DI1和DI2輸入的RZ碼數據進行同步處理，通過同步后信號的上升沿和下降沿作為計數判斷依據。內部定義高電平計數器CNTH[6:0]，低電平計數器CNTL[6:0]，當高電平時間大于低電平時間，即CNTH＞CNTL時，將RZ碼譯碼成邏輯1；當高電平小于等于低電平時間，即CNTH≤CNTL時，將RZ碼譯碼成邏輯0。表1為RZ碼數值對應表。

圖4 RZ碼數據格式

表1 RZ碼數值對應表

2.4 壞點檢測電路設計

在柔性透明屏的芯片應用中，通過級聯方式進行連接，一旦其中某一顆芯片出現異常，會導致整個系統癱瘓，故采用圖5所示的特殊級聯拓撲結構，配合內置的壞點檢測電路，可以有效地保證整個系統穩定可靠的工作。壞點檢測電路通過計數DI1和DI2不相等的個數來判斷是否出現壞點，當主數據輸入口DI1出現問題時（始終為1或者0），被判斷為壞點，舍棄當前一幀的數據，切換到備用數據口DI2輸入。

圖5中級聯芯片1～4共計4顆芯片，當芯片3被判定為開路狀態時，此時芯片3的DI1不再作為數據輸入，切換到備用輸入DI2，舍棄出錯的一幀數據，使整體系統繼續正常工作。此特殊的級聯結構和壞點檢測電路的設計可以精準判斷任何一種開路狀態并完成檢測，避免系統癱瘓，極大地增加了系統的穩定性。

圖5 芯片工作級聯拓撲結構

2.5 狀態控制電路設計

芯片單線傳輸結構對于多種數據類型及狀態控制提出了更高的要求，為解決這一問題，本文設計了狀態控制電路完成串并轉換、幀識別、狀態跳轉和整形輸出處理。串并轉換電路通過56位移位寄存器將譯碼完的串行數據轉換為相應的并行數據，并根據數據的幀頭，識別為配置寄存器、數據寄存器或者測試寄存器數據。配置寄存器主要用于配置電路的電流調節參數、時鐘分頻參數、打散方式和優化方式等系統配置信息；數據寄存器主要為電路刷新顯示的RGB灰度數據；測試寄存器主要用于時鐘校準和電流校準等相關測試。由于該芯片應用的級聯拓撲結構，級聯數據的輸出需要屏蔽掉當前芯片接收的一幀數據，經過屏蔽整形后將后續級聯數據輸出。

圖6為系統狀態跳轉圖，上電復位后系統處于復位狀態，幀頭使能信號為高時，系統進入幀頭識別狀態，此時同步通過移位寄存器進行串并轉換操作，通過識別不同的幀頭，系統跳轉至相應的測試數據/寄存器數據/顯示數據狀態，跳轉至相應的寄存器狀態后，當計數記滿所需要的數據量之后，再次跳轉至幀頭識別狀態，繼續下一組數據的接收；同時屏蔽當前級聯芯片已接收的數據，使其不在輸出通道DO1和DO2上傳遞，使后續級聯電路接收正確數據，實現數據的整形輸出。在幀頭識別狀態，如識別為復位幀，則系統跳轉至復位狀態，在復位狀態完成復位和級聯芯片的同步操作。

圖6 系統狀態跳轉圖

2.6 PWM控制電路

越高的灰階位數對應的顯示畫面越細膩，芯片設計的SPWM算法電路可以實現16 bit（即65536種變化）。芯片采用如圖7所示的SPWM打散算法對數據進行處理。將灰度數據劃分為高位數據和低位數據，將高位數據和低位數據與內部定義的打散計數器進行比較，再通過反向計數的均勻分布方式，實現PWM打散。輸入的16 bit灰度數據，根據可配置的打散方式SCRAMBLE_MODE選擇打散成128/256組，每組分別對應512/256個GCLK。以打散256組、每組256個GCLK為例，將16 bit的數據分為高8 bit和低8 bit，將高8 bit數據DATA[15:8]與內部顯示高位時鐘計數器CNTH[7:0]進行比較，當DATA[15:8]＞CNTH[7:0]時，PWM輸出高，反之PWM輸出低。將低8 bit數據DATA[7:0]與內部顯示低位時鐘計數器CNTL[7:0]進行比較，當DATA[7:0]＞CNTL[7:0]時，PWM輸出高，反之PWM輸出低。

圖7 PWM打散算法流程

低灰優化電路在低灰度時，可通過將PWM打散之后的幾個不同周期的數據合并到一個周期顯示，以提升低灰顯示效果。低灰優化時序如圖8所示，設定低灰優化時鐘個數為2，當每個子周期的打開通道個數小于2時進行合并顯示，每個子周期顯示2個時鐘周期的PWM；當超過2個時鐘時，在下一個子周期繼續顯示。以灰度7為例，在優化之前，依次在第0、2、4、6、8、A、C、E組打開一個時鐘周期的PWM；在優化之后，依次在第0～1、4～5、8～9組打開2個時鐘周期的PWM，在第C組打開1個時鐘周期的PWM。經過低灰優化之后，可以提升低灰顯示效果。最后將打散優化后的RGB的PWM信號輸送到驅動電路，實現LED的亮暗。

圖8 低灰優化時序

2.7 低功耗設計

為降低功耗，芯片增加低功耗設計，通過控制位選中是否為使能低功耗模式，當為使能低功耗模式時，檢測到R/G/B/灰度數據全部為0時，芯片進入低功耗模式，此時僅有振蕩器、電流偏置、譯碼電路和控制電路工作，其余電路全部處于standby模式，整體電流不超過0.5 mA。在實際應用中，極大地降低了整個系統的功耗，延長使用壽命。

3 結果及分析

3.1 驗證平臺

為模擬實際芯片的使用環境，采用圖5的拓撲結構，設計3顆芯片級聯的仿真驗證平臺（見圖9）。第一顆級聯芯片內部運行時鐘為32 MHz，第二顆級聯芯片內部運行時鐘為38.4 MHz，第三顆級聯芯片內部運行時鐘為25.6 MHz。基于Linux系統，搭建LED驅動芯片仿真平臺，采用標準驗證方法，覆蓋所有模塊及系統的前仿、后仿和數模混仿，所有覆蓋率均達到99.99%。

圖9 級聯仿真驗證平臺

3.2 仿真結果分析

圖10為指令譯碼仿真時序圖，Clk為譯碼時鐘；Din_d3為經同步處理和壞點檢測之后的RZ碼輸入信號；Din_d3_p為Din_d3的上升沿觸發信號，用于控制高電平計數器Rz_cnth；Din_d3_n為Din的下降沿觸發信號，用于控制低電平計數器Rz_cntl；Din_data為RZ碼譯碼之后的0/1信號；Data_cnt為譯碼信號的計數器；Data_sample_en為移位寄存器Data_sample的使能信號。圖10中，將高低電平各不相同的8位串行數據譯碼成8’hFF。

圖10 指令譯碼前仿時序

圖11為PWM刷新顯示后仿時序，GCLK為分頻之后的時鐘信號；DATA_r/g/b分別為寫入的灰度數據；PWM_R/G/B為PWM輸出顯示信號；EN_GHOST_R/G/B為消隱使能信號。依次寫入的R/G/B數據為16’h7、16’hF、16’h1F，由優化打散算法可知，PWM_R在開始和1/2周期處打開；PWM_G在最開始、1/4、1/2、3/4周期處打開；PWM_B在最開始、1/8、1/4、3/8、1/2、5/8、3/4、7/8周期處打開。消隱使能信號在PWM信號拉低之后拉高，在下一個PWM周期打開之前拉低。

圖11 PWM刷新顯示后仿時序

3.3 實測結果分析

本文設計芯片主要的實測技術參數與市面現有產品參數對比如表2所示。芯片在功能和性能方面都優于市面現有主流產品WS2812。

表2 技術參數對比表

4 總結

針對日益火爆的顯示驅動市場，設計了一款專用于柔性透明屏的LED顯示驅動芯片，該芯片由時鐘復位電路、控制電路和PWM電路3個部分組成。針對市面上柔性透明屏驅動存在的功能單一、級聯個數低、電流無法調節、灰度等級低等問題，該芯片新增斷點續傳和全彩顯示功能；采用RZ譯碼方式，具有端口少、體積小、最大級聯1024顆芯片等優點；設計了支持全局電流和R/G/B單色電流調節模式，調節范圍廣；采用SPWM算法技術，最高灰度等級達到16 bit；與此同時，進行了低功耗設計，功耗降低75%，靜態電流最低0.5 mA。仿真和實驗測試結果均證明了設計的正確性、合理性及優越性。