一種某型雷達(dá)陣面信息互連系統(tǒng)的FPGA實(shí)現(xiàn)方法

中國(guó)電子科技集團(tuán)公司第二十研究所 李海成

為了提高某型相控陣?yán)走_(dá)陣面多通道數(shù)據(jù)傳輸速率，設(shè)計(jì)了一種利用高速收發(fā)器進(jìn)行數(shù)據(jù)高速傳輸?shù)男畔⑻幚硐到y(tǒng)；通過(guò)合理的功能模塊設(shè)計(jì)，實(shí)現(xiàn)了模塊間多路1.8Gbps高速信號(hào)通信與模塊間多路3.125Gbps高速光信號(hào)通信的信息互連系統(tǒng)。經(jīng)整機(jī)調(diào)試表明，該高速信息互連系統(tǒng)，其性能穩(wěn)定，滿足該型雷達(dá)對(duì)于數(shù)據(jù)處理的高寬帶、高速率要求。

隨著軍工設(shè)備性能的提升，數(shù)據(jù)量呈現(xiàn)爆炸式的增長(zhǎng)態(tài)勢(shì)，信號(hào)處理系統(tǒng)對(duì)于信號(hào)帶寬、傳輸速率和通道數(shù)量等方面的要求愈發(fā)強(qiáng)烈。隨著工藝技術(shù)的發(fā)展，滿足各種應(yīng)用場(chǎng)景FPGA產(chǎn)品應(yīng)運(yùn)而生。其中集成多路高速收發(fā)器的FPGA芯片，逐漸受到各大廠商以及客戶的青睞。本文主要介紹一種模塊間多路1.8Gbps高速信號(hào)通信與模塊間多路3.125Gbps高速光信號(hào)通信的信息互連系統(tǒng)，其整體性能穩(wěn)定、滿足某型相控陣?yán)走_(dá)對(duì)于高數(shù)據(jù)量、高速率傳輸?shù)囊蟆?/p>

1 信息互連系統(tǒng)

信息互連系統(tǒng)接收到1路觸發(fā)信號(hào)后，經(jīng)過(guò)驅(qū)動(dòng)將觸發(fā)信號(hào)送入FPGA，在FPGA內(nèi)部經(jīng)過(guò)校正時(shí)鐘采樣后進(jìn)行延遲，再分為16路，經(jīng)延遲后進(jìn)入時(shí)鐘buffer，再將分配后的重頻觸發(fā)脈沖送至高速連接器與無(wú)源分配板相連接。

信息互連系統(tǒng)接收到從分配板送來(lái)的16對(duì)高速數(shù)據(jù)和指令進(jìn)入FPGA，通過(guò)GTX轉(zhuǎn)換至FPGA內(nèi)部邏輯，對(duì)高速數(shù)據(jù)和指令進(jìn)行打包及速率變換處理，轉(zhuǎn)換成8條高速數(shù)據(jù)和8條高速指令信號(hào)，通過(guò)GTX發(fā)送至光模塊，經(jīng)由光纖傳輸至信號(hào)與處理分系統(tǒng)。

模擬中頻信號(hào)進(jìn)入信息互連系統(tǒng)后經(jīng)過(guò)開(kāi)關(guān)帶通濾波組件后，進(jìn)入ADC器件，經(jīng)過(guò)高速采樣進(jìn)入FPGA進(jìn)行DDC處理后，通過(guò)光纖發(fā)送給信號(hào)預(yù)處理組合?；鶞?zhǔn)時(shí)鐘分配給FPGA作為定時(shí)信號(hào)校正時(shí)鐘，用于定時(shí)校正，同時(shí)基準(zhǔn)時(shí)鐘進(jìn)入鎖相環(huán)后，進(jìn)行倍頻產(chǎn)生所需的240MHz采樣時(shí)鐘，再進(jìn)入時(shí)鐘分配，對(duì)該時(shí)鐘進(jìn)行同步分頻，輸出120MHz時(shí)鐘進(jìn)入FPGA，作為系統(tǒng)時(shí)鐘和GTXREFCLK。其所運(yùn)行的系統(tǒng)組成框圖如圖1所示。

圖1 信息互連系統(tǒng)框圖

2 基于FPGA的信息系統(tǒng)轉(zhuǎn)換

系統(tǒng)設(shè)計(jì)以Virtex-7690t FPGA芯片為核心，首先將指令以3.125Gbps速率的光信號(hào)寫(xiě)入RAM，經(jīng)過(guò)跨時(shí)鐘域同步，將解析完成的協(xié)議以1.8Gbps速率的電信號(hào)發(fā)送至16個(gè)受控單元。在接收到16個(gè)受控單元返回的協(xié)議數(shù)據(jù)時(shí)，進(jìn)行解析并將故障信息按照約定，加載在協(xié)議數(shù)據(jù)中，經(jīng)過(guò)跨時(shí)鐘域處理以3.125Gbps的速率發(fā)送至不同的8個(gè)光傳輸鏈路。受控單元根據(jù)解析的協(xié)議，控制DA/AD進(jìn)行波形產(chǎn)生以及波形采樣，將采樣的數(shù)據(jù)按照約定，通過(guò)高速接口將數(shù)據(jù)傳輸至信息交互系統(tǒng)，信息交互系統(tǒng)將相鄰兩路數(shù)據(jù)合成，通過(guò)光鏈路發(fā)送至信號(hào)預(yù)處理分系統(tǒng)。該高速信息互連系統(tǒng)，其性能穩(wěn)定，滿足該型雷達(dá)對(duì)于數(shù)據(jù)處理的高寬帶、高速率要求。其結(jié)構(gòu)圖如圖2所示。

圖2 接口關(guān)系框圖

2.1 FPGA功能及連接設(shè)計(jì)

該系統(tǒng)由數(shù)據(jù)通信模塊、數(shù)據(jù)采集模塊以及數(shù)據(jù)重組模塊組成。數(shù)據(jù)通信模塊采用高速Aurora協(xié)議實(shí)現(xiàn)；數(shù)據(jù)重組模塊按照既定數(shù)據(jù)傳輸格式進(jìn)行數(shù)據(jù)重新解碼編碼操作；數(shù)據(jù)采集模塊是將中頻信號(hào)進(jìn)行濾波處理之后，利用AD9643芯片對(duì)數(shù)據(jù)進(jìn)行欠采樣，并經(jīng)過(guò)DDC下變頻處理，按照協(xié)議要求進(jìn)行抽取處理，并將抽取之后的數(shù)據(jù)按照協(xié)議進(jìn)行傳輸。

2.2 上行鏈路功能設(shè)計(jì)

該鏈路主要涉及功能有數(shù)據(jù)通信、時(shí)鐘同步以及數(shù)據(jù)重組。信息交互系統(tǒng)在接收到信號(hào)與處理組合下發(fā)的協(xié)議數(shù)據(jù)時(shí)，首先經(jīng)過(guò)跨時(shí)鐘域同步處理，在將數(shù)據(jù)按照既定方案進(jìn)行解析，并按約定的數(shù)據(jù)格式對(duì)數(shù)據(jù)進(jìn)行重新組合，下發(fā)至受控單元，受控單元解析相應(yīng)命令并開(kāi)始工作。其工作流程如圖3所示。

圖3 上行數(shù)據(jù)鏈路框圖

2.3 下行鏈路功能設(shè)計(jì)

該鏈路由兩條支路組成，根據(jù)不同的工作模式，切換不同的工作通道。在正式工作模式下，一是受控單元將溫度、丟包標(biāo)志等故障信息添加在協(xié)議數(shù)據(jù)中，通過(guò)高速傳輸鏈路傳輸至信息交互系統(tǒng)模塊，信息交互系統(tǒng)模塊將16個(gè)受控單元的故障信息進(jìn)行收集，重組在協(xié)議數(shù)據(jù)中傳輸至信號(hào)預(yù)處理組合；二是受控單元將按命令將數(shù)據(jù)傳輸至信息交互系統(tǒng)，信息交互系統(tǒng)將相鄰的數(shù)據(jù)重新組合在一起傳輸至信號(hào)預(yù)處理組合。

在非正式工作模式下，信息交互系統(tǒng)接收來(lái)自受控單元的協(xié)議數(shù)據(jù)以及中頻信號(hào)，協(xié)議數(shù)據(jù)主要是用于傳輸必要的命令以及報(bào)送故障信息，中頻信號(hào)主要是模擬受控單元的數(shù)據(jù)，在受控單元關(guān)閉的情況下，交驗(yàn)整機(jī)的工作狀態(tài)。其鏈路框圖如圖4所示。

圖4 下行數(shù)據(jù)鏈路框圖

3 實(shí)驗(yàn)結(jié)果

該信息交互系統(tǒng)在設(shè)計(jì)中合理使用PLL和DCM，合理約束軟件時(shí)序，保證了軟件的穩(wěn)定工作。在整機(jī)工作過(guò)程中，一方面保證在正式工作狀態(tài)下，故障信息回傳、回波數(shù)據(jù)傳輸穩(wěn)定；另一方面在非正式工作狀態(tài)下，AD采樣穩(wěn)定以及按照協(xié)議進(jìn)行DDC下變頻處理并穩(wěn)定回傳數(shù)據(jù)。

4 結(jié)論

基于FPGA的信息互連系統(tǒng)具有高寬帶、高速率、誤碼率低的特點(diǎn)。該系統(tǒng)采用光信號(hào)與電信號(hào)之間的高速率轉(zhuǎn)換，實(shí)現(xiàn)信號(hào)的高速穩(wěn)定傳輸。經(jīng)過(guò)雷達(dá)整機(jī)調(diào)試表明，該高速信息互連系統(tǒng)，性能穩(wěn)定，滿足該型雷達(dá)對(duì)于數(shù)據(jù)處理的高寬帶、高速率要求。