基于FPGA 的頻譜分析儀設(shè)計(jì)

張亞周，張家運(yùn)，孫艷麗

（1.海軍航空大學(xué) 航空基礎(chǔ)學(xué)院，山東 煙臺(tái) 264001；2.海軍航空大學(xué) 學(xué)員4 隊(duì)，山東 煙臺(tái) 264001）

頻譜分析儀是測(cè)量高頻信號(hào)常用的儀表，主要測(cè)試失真、交調(diào)、寄生、噪聲邊帶等參數(shù)[1-3]。當(dāng)前實(shí)現(xiàn)方式主要有3 種：1）采用通用數(shù)字信號(hào)處理芯片實(shí)現(xiàn)；2）采用專用TFT 芯片和數(shù)字信號(hào)處理芯片相結(jié)合；3）采用FPGA 實(shí)現(xiàn)[3-4]。采用數(shù)字信號(hào)處理芯片，通常對(duì)速度要求較高，或受數(shù)字濾波器影響無(wú)法實(shí)現(xiàn)高頻率和高速率[5-6]。而FPGA 具有邏輯時(shí)序控制以及強(qiáng)大運(yùn)算能力，能夠解決上述問(wèn)題[7-8]。文中設(shè)計(jì)的模擬式頻譜分析儀以FPGA 為核心，主要包括振蕩器、混頻、濾波以及顯示部分。其中本振源模塊主要采用MHC830 芯片設(shè)計(jì)鎖相環(huán)的信號(hào)發(fā)生器；混頻模塊利用AD835 乘法器將輸入信號(hào)與本振信號(hào)進(jìn)行混頻得到中頻信號(hào)；混頻后的中頻信號(hào)經(jīng)過(guò)信號(hào)處理模塊以中心頻率為10 MHz 進(jìn)行濾波；頻譜圖顯示模塊對(duì)輸出信號(hào)進(jìn)行編碼以及在顯示器上顯示。這種方法的優(yōu)點(diǎn)是掃頻范圍大，硬件成本低廉，主要用于測(cè)量穩(wěn)態(tài)信號(hào)的頻率幅度。

1 鎖相環(huán)本振源工作原理

鎖相環(huán)電路主要包括晶振、鑒相器、分頻器、壓控振蕩器、低通濾波器，并留有數(shù)據(jù)控制接口[9-10]。晶振產(chǎn)生由自身決定的固定頻率（Fref）信號(hào)，經(jīng)分頻器進(jìn)行R分頻后輸入到鑒相器，在鑒相器中將該信號(hào)與壓控振蕩器輸出頻率（Fout）信號(hào)進(jìn)行N分頻后的信號(hào)進(jìn)行比較，將比較的相位差以模擬信號(hào)方式輸出，并通過(guò)LFP 濾波加到壓控振蕩器的調(diào)制端，從而控制鑒相器兩輸入頻率相等。電路的計(jì)算公式：

輸出信號(hào)頻率與N和R密切相關(guān)，因此設(shè)置合適的參數(shù)即可將鎖相環(huán)電路作為本振源。

設(shè)輸入信號(hào)為：

式（2）中，Ur、wr分別為輸入信號(hào)的幅值和頻率，θr(t)是以載波相位為基準(zhǔn)的瞬時(shí)相位，如果載波信號(hào)是未調(diào)載波，則θr(t)=θr，為常數(shù)。

設(shè)輸出信號(hào)為：

式中，uo、w0分別為輸出信號(hào)的幅值和壓控振蕩器輸出頻率，θ0(t)是輸出信號(hào)的瞬時(shí)相位，其初始值是常數(shù)，在VCO 受到控制時(shí)就與時(shí)間相關(guān)。兩個(gè)信號(hào)的瞬時(shí)差為：

此時(shí)，輸出信號(hào)的頻率已經(jīng)偏移原來(lái)的自由振蕩頻率w0，偏移量表示為：

其輸出信號(hào)的工作頻率為：

由式（8）可見(jiàn)，基于鎖相環(huán)的跟蹤特性，輸出信號(hào)頻率等于輸入信號(hào)頻率，從而達(dá)到同步且相位差恒定。

2 超外差頻譜儀工作原理

超外差就是將由本地振蕩器產(chǎn)生的信號(hào)與輸入混頻，從而將輸入信號(hào)的頻率設(shè)置為某設(shè)定的頻率(由差頻的作用產(chǎn)生)，然后再進(jìn)行放大和檢波。

2.1 混頻器工作原理

混頻就是制造—個(gè)振蕩電波（即本振源），使該信號(hào)與外來(lái)已調(diào)波同時(shí)送到非線性器件進(jìn)行混合，由于晶體管的非線性特性，使得輸出產(chǎn)生一個(gè)新的頻率信號(hào)[11]。外差作用產(chǎn)生出來(lái)的差頻，習(xí)慣上采用易于控制的一種頻率，它比高頻較低，但比音頻高，這就是常說(shuō)的中間頻率，簡(jiǎn)稱中頻。混頻器產(chǎn)生的中頻信號(hào)等于兩輸入信號(hào)頻率之和、差或其他組合的變化頻率，通常由非線性元件和選頻回路構(gòu)成[12-13]。將混頻器輸出的中頻信號(hào)通過(guò)中頻放大器放大后，進(jìn)行峰值檢波。混頻的作用就是將已調(diào)波的頻譜不失真地由高頻搬移到中頻的位置上。該設(shè)計(jì)中綜合考慮到功耗、失真、誤差、電路的增益、設(shè)計(jì)及調(diào)試等因素，選取TI 公司生產(chǎn)的模擬乘法器（AD835）混頻。

在理想情況下，假定輸入信號(hào)為：

式中，fsig為輸入信號(hào)頻率，fLO為本振信號(hào)頻率。可知混頻器輸出頻率是本振信號(hào)和輸入信號(hào)頻率之和與之差，實(shí)現(xiàn)頻譜搬移。

2.2 包絡(luò)檢波器原理

包絡(luò)檢波器是一種基于濾波檢波的振動(dòng)信號(hào)處理方法[14-16]，它可以對(duì)輸入信號(hào)進(jìn)行處理，把中頻信號(hào)轉(zhuǎn)換成視頻信號(hào)，以便顯示并測(cè)量輸出信號(hào)。包絡(luò)檢波通常是先采用二極管進(jìn)行單向過(guò)濾，然后再進(jìn)行低通濾波，如果不采用二極管而直接進(jìn)行低通濾波，則會(huì)抵消正、負(fù)包絡(luò)線，從而無(wú)法檢出低頻信號(hào)。ADL5513 是一款解調(diào)包絡(luò)（對(duì)數(shù)）檢波器，響應(yīng)時(shí)間短、穩(wěn)定性好、功耗小、測(cè)量精確度高、誤差小，故本次設(shè)計(jì)選取ADL5513 作為檢波器。

3 電路的設(shè)計(jì)

3.1 硬件系統(tǒng)框圖

為了實(shí)現(xiàn)在80～110 MHz 頻率范圍，時(shí)間1～5 s之間的不同掃頻速度和步進(jìn)100 kHz 的頻譜分辨率，系統(tǒng)采用了一次下混頻、濾波結(jié)構(gòu)和模擬濾波法，選取HMC830 作為鎖相環(huán)芯片充當(dāng)本振源，選用了AD835 模擬乘法器混頻和ADL5513 對(duì)數(shù)檢波器檢波，并選取了AD 采樣電路。系統(tǒng)框圖如圖1 所示。

圖1 硬件系統(tǒng)框圖

3.2 鎖相環(huán)本振源及相位鎖定電路設(shè)計(jì)

HMC830LP6GE 具有精度高、寬帶寬的優(yōu)點(diǎn)，文中設(shè)計(jì)使用該鎖相環(huán)芯片充當(dāng)本振源，它集成了小數(shù)分頻的VCO、PFD、分頻器，芯片內(nèi)部集成可控信號(hào)輸出功能，滿足輸出電壓10～100 mV 的要求，同時(shí)該芯片提供了相位鎖定指示，通過(guò)FPGA 及相關(guān)信號(hào)處理即可。

3.3 一次/二次混頻器設(shè)計(jì)

AD835是一款性能優(yōu)異的模擬乘法器，帶寬可以達(dá)到250 MHz，滿足該設(shè)計(jì)最大110 MHz 輸入信號(hào)的要求。若是一次混頻后，差頻為10.7 MHz，對(duì)后端電路處理帶來(lái)難度，因此采用10.235 MHz 的頻率源對(duì)信號(hào)進(jìn)行下變頻處理，將信號(hào)頻率變到465 kHz。

實(shí)際測(cè)試過(guò)程中發(fā)現(xiàn)隨輸入頻率變化，AD835輸出信號(hào)幅度會(huì)出現(xiàn)一定程度的衰減，為了保證混頻器正常工作，使用OPA690 作為基礎(chǔ)芯片設(shè)計(jì)制作了增益調(diào)理模塊。經(jīng)測(cè)試，在80～110 MHz 的頻率帶寬下，幅度和相位不會(huì)出現(xiàn)明顯失真，符合系統(tǒng)對(duì)混頻器的要求，加入增益放大模塊后電路可以正常工作。

3.4 AD608電路設(shè)計(jì)

AD608 內(nèi)部包含混頻器、限幅器，具有接收信號(hào)強(qiáng)度指示功能。此次設(shè)計(jì)，使用該芯片及其外圍電路作為輔助驗(yàn)證系統(tǒng)，電路原理以及電路設(shè)計(jì)圖如圖2 所示。

圖2 AD608電路設(shè)計(jì)圖

4 程序設(shè)計(jì)

4.1 程序設(shè)計(jì)思路

超外差頻譜分析儀調(diào)節(jié)本振源的頻率步進(jìn)輸出，同時(shí)采集不同頻點(diǎn)信號(hào)的幅度，將兩者記錄后得到幅度隨頻率變化的曲線，即為頻譜分析的結(jié)果。該設(shè)計(jì)中利用FPGA 調(diào)節(jié)HMC830 本振源的頻率，同時(shí)對(duì)中頻A/DC 采集的信號(hào)強(qiáng)度進(jìn)行記錄，最后在TFT 彩色屏上顯示被測(cè)信號(hào)的頻譜。

4.2 信號(hào)頻譜顯示及雜散計(jì)算

需要顯示的頻譜圖由201 個(gè)頻率點(diǎn)組成，對(duì)應(yīng)VGA 顯示屏的201 列，同時(shí)將信號(hào)強(qiáng)度分別放置到不同行使用不同顏色顯示。

當(dāng)頻譜分辨率為100 kHz 時(shí)，頻率范圍為90～110 MHz，則頻率調(diào)節(jié)點(diǎn)個(gè)數(shù)為：

設(shè)主頻分量為A0，則大于主頻分量幅度2%的雜散頻率個(gè)數(shù)S的計(jì)算方法為：

5 測(cè)試結(jié)果及分析

5.1 鎖相環(huán)本振源測(cè)試結(jié)果分析

頻率測(cè)試和幅度測(cè)試結(jié)果分別如表1、表2 所示。由表1 和表2 可以看出，在所選測(cè)量點(diǎn)處，頻率測(cè)試誤差均小于13×10-6MHz，而幅度測(cè)試誤差小于5.3 mV，可以滿足信號(hào)的測(cè)試要求。

表1 頻率測(cè)試

表2 幅度測(cè)試

5.2 頻譜分析儀測(cè)試結(jié)果分析

頻率分析和雜散測(cè)試結(jié)果分別如表3、表4 所示。由表3 和表4 可以看出，頻率分析的相對(duì)誤差均小于3.1%，且可以準(zhǔn)確測(cè)試雜散頻率個(gè)數(shù)，測(cè)試性能良好。

表3 頻率分析

表4 雜散測(cè)試

設(shè)計(jì)作品實(shí)物圖和示波器顯示鎖相環(huán)輸出調(diào)試圖分別如圖3、圖4 所示。

圖3 實(shí)物圖

圖4 鎖相環(huán)輸出調(diào)試圖

6 結(jié)論

該系統(tǒng)根據(jù)設(shè)計(jì)要求基于超外差式原理，并結(jié)合高速可編程邏輯器件FPGA 設(shè)計(jì)而成。通過(guò)測(cè)試與分析，系統(tǒng)整體指標(biāo)良好，可在80～110 MHz 頻段內(nèi)掃描并顯示信號(hào)頻譜和對(duì)應(yīng)幅度最大的信號(hào)頻率，輸出電壓幅度為10～100 mV分辨率達(dá)到了100 kHz，還能夠測(cè)試在全頻段內(nèi)的雜散率個(gè)數(shù)。并且在整個(gè)頻率范圍內(nèi)可自動(dòng)掃描，掃描時(shí)間在1～5 s 之間可調(diào)，具有良好的人機(jī)接口，操作非常方便，整機(jī)便于攜帶，解決了傳統(tǒng)示波器價(jià)格昂貴問(wèn)題，適合高校的課程設(shè)計(jì)或電子創(chuàng)新實(shí)踐活動(dòng)。