針對直流偏移和諧波干擾的單相鎖相環

曾 君 岑德海 陳 潤 劉俊峰

針對直流偏移和諧波干擾的單相鎖相環

曾 君1岑德海1陳 潤1劉俊峰2

（1. 華南理工大學電力學院 廣州 510640 2. 華南理工大學自動化科學與工程學院 廣州 510640）

針對電網普遍存在的直流偏移和諧波干擾等問題，提出一種基于二階廣義積分器鎖相環（SOGI-PLL）的改進型鎖相環算法。該方法在前級二階廣義積分器（SOGI）中增加積分支路并且改為固定頻率結構，以抑制直流偏移和簡化參數設計；在后級鎖相環（PLL）環路中引入滑動平均值濾波器（MAF），去掉比例積分控制器的積分環節，以增強濾波性能和加快動態響應速度。利用伯德圖分析和小信號模型推導等方法，指導改進結構設計，確定相應的參數。所提出的改進型單相鎖相環技術可以有效地消除直流偏移和高頻諧波，同時具備良好的動態性能和穩定性。最后，通過Matlab/Simulink仿真和相關實驗驗證了該方法的優越性。

二階廣義積分器 鎖相環 直流偏移 諧波干擾

0 引言

全球性環境污染以及能源危機問題，極大地推動了分布式發電的發展。伴隨著越來越多的以風能和太陽能等新能源為主的發電裝置并入電網，對電力系統的并網控制技術提出了更嚴苛的要求[1-8]。鎖相技術能夠實時獲取電網基波電壓的相位、幅值，在實現安全穩定并網的過程中起著至關重要的作用。近年來，學者們提出了各種各樣的相位同步技術，包括基于過零檢測的方法[9]、卡爾曼濾波器[10]、加權最小二乘法估計[11]和遞歸離散傅里葉變換[12]等。其中，鎖相環（Phase-Locked Loop, PLL）由鑒相器、環路濾波器和壓控振蕩器組成，結構簡單、易于實現，在電力系統中得到了廣泛應用[13]。

在理想三相并網系統中，使用最多的鎖相技術是基于同步旋轉坐標系的鎖相環（Synchronous Reference Frame-Phase Locked Loop, SRF-PLL）[14]，其特點是運用旋轉坐標系變換的方法來完成鑒相器的功能，具有動態響應快、軟件實現簡單的特點。而在單相并網系統中，由于電壓相量只有一個，不能直接進行坐標系變換，SRF-PLL實現起來比較困難[15]。為了解決這個問題，通常的做法是利用正交信號發生器（Quadrature Signal Generator, QSG）產生一個與輸入電壓等幅正交的電壓相量，從而完成旋轉坐標系變換。最早被提出的QSG是傳輸延時模塊[16]，該方法雖然能在電網電壓頻率處于額定值時得到滿意的效果，但是當頻率發生偏移時，QSG輸出的信號不能保持正交，導致PLL的估算相位存在穩態誤差。對輸入信號進行求導運算，也能生成正交信號，然而會放大噪聲[17]。文獻[18]提出了基于Hilbert變換的QSG，該方法能在理想電網條件下無延時地生成正交信號，然而在頻率偏移情況下性能會變差，并且計算量很大。基于卡爾曼濾波器的QSG即使在不理想電網條件下也能獲得穩定的正交信號，但是復雜度高、不利于數字實現[19]。對比上述提到的QSG，二階廣義積分器（Second Order Generalized Integrator, SOGI）因為結構簡單、計算量小、具有頻率自適應性以及較好的濾波能力，近年來受到眾多學者的關注，是構成單相PLL的理想選擇[20-22]。

圖1 SOGI-PLL的結構框圖

針對傳統SOGI-PLL自身存在的缺點，本文提出了一種改進鎖相環技術。首先，在SOGI結構中添加積分支路來抑制直流偏移，并把其改成固定頻率結構以避免環路之間的相互干擾和優化參數設計。然后，在SRF-PLL環路中引入滑動平均值濾波器（Moving Average Filter, MAF）來消除高頻諧波的影響，用P控制器代替PI控制器來提高系統的動態性能。該鎖相環能夠在復雜電網條件下準確獲取基波正序電壓的頻率和相位，兼具動態響應快和魯棒性強的特點。仿真和實驗驗證了該方法的有效性和優越性。

1 改進SOGI設計

1.1 傳統SOGI

首先，介紹傳統SOGI產生正交信號的原理，其結構框圖如圖2所示。

圖2 SOGI的結構框圖

推導傳遞函數得到

圖3 D(s)的伯德圖

圖4 Q(s)的伯德圖

1.2 改進的SOGI

本文在傳統SOGI結構的基礎上，通過添加第三個積分器的方式，增強正交信號發生器抑制直流偏移的能力，消除直流偏移的SOGI，如圖5所示。圖中，為第三條積分支路的比例系數，p為對應第三條積分支路的輸出電壓信號，其傳遞函數可表示為

根據式（3）的表達式，可以畫出其對應的伯德圖，如圖6所示。

圖6 P1(s)的伯德圖

圖7 D1(s)的伯德圖

圖8 Q1(s)的伯德圖

針對上述問題，本文把可以消除直流偏移的SOGI改成固定頻率結構，簡稱改進SOGI（Improved, ISOGI），其結構框圖如圖9所示。

圖9 改進SOGI的結構框圖

觀察圖9可知，ISOGI在標稱角頻率n處調諧。其中，n=2p×50rad/s。被應用于單相鎖相環時，無需頻率反饋回路。因此，ISOGI與SRF-PLL之間沒有相互依賴的環路，可以獨立進行參數設計。同理，可由式（4）和式（5）推導得到ISOGI的傳遞函數分別為

1.3 ISOGI的參數選擇

以根據特征方程的根來選擇參數。假設=1，則()關于參數的根軌跡如圖10所示。當過小時，會造成直流偏移估算變慢；當過大時，會引起輸出正交信號的振蕩。為了避免上述問題，需要對參數進行折中選擇。假設特征方程的三個根有相同的實部，即

根據式（10），求得與的函數關系式為

圖11是方程式（11）表示的曲線，每一點（k, p）代表ISOGI的一個參數值組合，是參數設計的依據。本文選用k=1和p=0.271 5作為仿真和實驗時的ISOGI參數值。

為了進一步驗證上述參數設計方法的合理性，需要研究正交信號發生器的傳遞函數階躍響應曲線。根據式（1）、式（6），可分別得到SOGI、ISOGI的傳遞函數階躍響應為

圖12 D(s)和D2(s)的階躍響應曲線

2 改進鎖相結構設計

由1.2節分析可知，ISOGI能夠有效地抑制輸入電壓中的直流偏移，然而電網諧波干擾的分布頻段很廣，ISOGI的濾波能力不足以完全消除。本文在SRF-PLL結構基礎上，引入MAF來提升濾波性能，并把PI控制器改成P控制器以加快動態響應速度。本節主要介紹逐步改進鎖相結構的過程。

MAF是一種線性相位有限脈沖響應濾波器，其頻域傳遞函數表示為

式中，Tw為窗口寬度，決定了MAF的響應時間和抗干擾能力，本文選用Tw=0.01s。根據式（14），畫出MAF的伯德圖如圖13所示，分步實現改進鎖相環結構如圖14所示。

顯然，MAF具有優越的陷波功能，能夠完全濾除頻率為1/w整數倍的諧波含量。圖14a為傳統SRF-PLL的結構，在環路中引入MAF后得到圖14b所示的鎖相環結構。由式（14）可知，MAF需要一個等于其窗口寬度的等待時間才能達到穩態，較大的窗口寬度將導致較慢的MAF瞬態響應。針對MAF造成的延時問題，本文把PI控制器換成P控制器以加快系統的響應速度。此外，對q軸電壓分量除以d軸電壓分量的商進行反正切函數運算，能夠消除電壓幅值變化對鎖相環動態性能和穩定性的影響，并且使系統線性化。

圖14 分步實現改進鎖相環結構

但是，去掉PI控制器的積分作用之后，圖14b所示鎖相環無法追蹤頻率偏移，導致估算相位中存在穩態誤差。因此，需要計算出相位偏差值，并進行偏差補償。假設和′分別為輸入電壓相位和鎖相環估算相位，其計算公式為

其中

為了使MAF線性化，通過一階Pade近似逼近式（14）中的時延項，過程如下

將式（17）代入式（14），得到

根據上述假設和推導，圖14b的線性模型如圖15所示。

式中，D為小擾動量；在相位鎖定時，e為常數。因此，可以求得式（19）分別在相位跳變和頻率跳變情況下的鎖相解，即

為了進一步驗證IPLL的穩定性和穩態性能，需要研究其傳遞函數的特點。根據圖15，同理可得到IPLL的線性模型如圖16所示。根據圖16，推導出IPLL的開環傳遞函數為

觀察式（22），IPLL閉環傳遞函數的特征方程為s2+2s/Tw+2kp/Tw=0。根據勞斯穩定判據可知，當Tw＞0、kp＞0時，IPLL是穩定的。顯然，IPLL的開環傳遞函數是二階無差系統，當輸入側發生相位/頻率跳變時，IPLL的輸出端沒有穩態誤差，具有良好的穩態性能。

3 改進型單相鎖相環

本文以ISOGI作為正交信號發生器，以IPLL作為鎖相結構，提出了一種改進型單相鎖相環，即ISOGI-IPLL，其結構框圖如圖17所示。其中，針對電網發生頻率偏移時ISOGI所造成的滯后相位，在鎖相環的估算相位中進行了補償。

文獻[24]給出了基于固定頻率結構SOGI-PLL的小信號模型。同理，根據圖17可以推導得到ISOGI-IPLL的小信號模型，如圖18所示。

圖17 ISOGI-IPLL的結構框圖

圖18 ISOGI-IPLL的小信號模型

圖18中，p=2/(n)。根據該模型，ISOGI-IPLL的閉環傳遞函數為

4 仿真和實驗結果

圖19 ISOGI-PLL的結構框圖

圖20 SOGI-IPLL的結構框圖

表1 鎖相環控制參數

Tab.1 The control parameters of PLLs

4.1 仿真分析

仿真模型搭建在Matlab/Simulink環境下，采樣頻率設置為10kHz，單相輸入電壓的額定值為220V/ 50Hz。為了檢驗ISOGI-IPLL的動態性能和穩定性，本文設置了諧波注入、直流偏移注入、相位跳變、頻率跳變和電壓暫降五組仿真條件，仿真結果如圖21所示。

（1）諧波注入。在單相電壓中注入0.05(pu)的-5次諧波和0.05(pu)的+7次諧波。圖21a顯示了單相鎖相環穩態時的估算頻率波形。顯然，ISOGI- IPLL和SOGI-IPLL都能有效消除諧波分量，實現穩定鎖頻。但是，ISOGI-PLL受到諧波干擾，輸出頻率有明顯的波動。這說明引入MAF之后，改進鎖相結構IPLL的濾波能力得到了極大的提升。

（2）直流偏移注入。在單相交流電壓中注入-20V的直流分量，其仿真結果如圖21b所示。顯然，直流偏移導致SOGI-IPLL在穩態時存在一倍工頻的頻率振蕩，而ISOGI-IPLL卻能夠穩定無差鎖頻，說明ISOGI可以很好地抑制直流偏移。此外，ISOGI-PLL存在二倍工頻的頻率振蕩，從側面驗證了IPLL的濾波能力。

（3）相位跳變。在0.04s時刻，輸入電壓發生40°的相位跳變，單相鎖相環估算頻率的動態響應過程如圖21c所示。SOGI-IPLL動態過程的超調量大約為9.12%；而ISOGI-PLL和ISOGI-IPLL的超調量相對較小。ISOGI-PLL需要10個電網周期才能恢復對頻率的準確估算，而SOGI-IPLL和ISOGI- IPLL的恢復時間只需5個電網周期。這說明，去掉積分環節之后，IPLL加快了系統的動態響應過程。

（4）頻率跳變。在0.05s時刻，輸入電壓發生+5Hz的頻率跳變，單相鎖相環估算頻率的動態響應過程如圖21d所示。ISOGI-PLL動態過程存在較大的超調量，約為24%，而SOGI-IPLL和ISOGI-IPLL幾乎不存在超調量，動態響應非常平穩，沒有穩態誤差，證明改進鎖相結構IPLL能夠很好地解決頻率偏移帶來的相位偏差問題。同樣，ISOGI-PLL需要10個電網周期才能恢復對輸入電壓的頻率追蹤，大約是SOGI-IPLL和ISOGI-IPLL所需時間的兩倍。因此，本文所提ISOGI-IPLL既能保持很快的動態響應速度，也能減少超調量，從而提高了動態性能。

4.2 實驗驗證

為了驗證所提單相鎖相環的準確性，搭建了基于快速原型控制器YXSPACE的硬件平臺進行實驗驗證，實驗平臺如圖22所示。

圖22 實驗平臺

南京研旭電氣科技有限公司的快速原型控制器YXSPACE，采用TI公司的C2000系列DSP-F28xx作為核心控制器，控制算法模型在PC端的Matlab/ Simulink環境中搭建，模型中的接口與硬件驅動接口綁定后，再結合TI公司的CCS編譯工具產生可執行文件，下載至YXSPACE控制器中運行。實驗使用ITECH公司的可編程交流電源IT7600來產生單相電壓信號，經過基于LV25-P電壓傳感器的信號調理電路獲取采樣電壓，最后輸入YXSPACE控制器中進行單相鎖相環算法運行控制并導出實驗波形數據，實驗結果如圖23所示。

整個實驗的采樣頻率設定為10kHz，電壓額定值為220V/50Hz。實驗過程中的電網故障條件與仿真時的設定保持相同。對比圖21的仿真結果以及圖23的實驗結果，二者在相同故障條件下的波形高度一致，驗證了所提算法在理論上的正確性。圖23a表明，相比于傳統PLL，本文提出的IPLL結構具備更強的諧波抑制能力。圖23b表明，輸入電壓存在直流偏移時，會導致輸出端同時存在單頻振蕩和倍頻振蕩。所提ISOGI可以抑制直流偏移，有效消除單頻振蕩分量；所提IPLL能夠濾除倍頻振蕩干擾。圖23c和圖23d表明，當輸入電壓發生相位/頻率跳變時，SOGI-IPLL和ISOGI-IPLL的動態響應過程相似，調節時間較短，都有平滑的動態響應曲線；然而，ISOGI-PLL受到倍頻振蕩干擾，響應速度較慢。因此，所提IPLL在具有優越濾波功能的同時，兼備良好的動態性能。根據不同電網故障情況下的實驗結果，本文提出的ISOGI-IPLL可以消除直流偏移，抑制諧波干擾，具備較快的響應速度和平滑的動態曲線，能夠穩定無差鎖頻，從而準確地追蹤電網的相位信息。

5 結論

針對傳統SOGI-PLL的缺陷，本文提出了一種改進單相鎖相環技術，適用于電網存在直流偏移和諧波干擾的條件。該方法利用添加積分支路和固定頻率結構來改進SOGI，消除直流偏移和優化參數設計；通過引入MAF和去掉積分環節來改進SRF- PLL，抑制高頻諧波和加快響應速度。仿真和實驗結果一致，驗證了理論分析的正確性。實驗結果表明，改進的單相鎖相環技術在直流偏移和諧波干擾的電網故障條件下都能穩定無差地鎖定頻率，進而準確地追蹤電網同步相位，具有響應速度快和魯棒性強的特點。由于所提改進鎖相環方法添加了積分支路并引入MAF，無可避免地增加了結構復雜度，加大了運算量并造成一定的時間延遲。如何簡化系統結構、選擇更加簡便和快速的方法來消除直流偏置和諧波干擾，還有待進一步研究。

[1] 何宇, 漆漢宏, 羅琦, 等. 基于分數階濾波器的三相鎖相環技術[J]. 電工技術學報, 2019, 34(12): 2572-2583.

He Yu, Qi Hanhong, Luo Qi, et al. A novel three- phase phase-locked loop method based on fractional- order filter[J]. Transactions of China Electrotechnical Society, 2019, 34(12): 2572-2583.

[2] 郭磊, 王丹, 刁亮, 等. 針對電網不平衡與諧波的鎖相環改進設計[J]. 電工技術學報, 2018, 33(6): 1390-1399.

Guo Lei, Wang Dan, Diao Liang, et al. A modified design of phase-locked loop for unbalanced and distorted grid voltage conditions[J]. Transactions of China Electrotechnical Society, 2018, 33(6): 1390- 1399.

[3] 趙強松, 陳莎莎, 周曉宇, 等. 用于并網逆變器諧波抑制的重復-比例復合控制器分析與設計[J]. 電工技術學報, 2019, 34(24): 5189-5198.

Zhao Qiangsong, Chen Shasha, Zhou Xiaoyu, et al. Analysis and design of combination controller based on repetitive control and proportional control for harmonics suppression of grid-tied inverters[J]. Transactions of China Electrotechnical Society, 2019, 34(24): 5189-5198.

[4] 鐘佩軍, 孫建軍, 司學振, 等. 基于電壓擾動源的并網逆變器輸出阻抗測量方法[J]. 電工技術學報, 2019, 34(22): 4739-4750.

Zhong Peijun, Sun Jianjun, Si Xuezhen, et al. Measurement method of inverter output impedance based on voltage disturbance source[J]. Transactions of China Electrotechnical Society, 2019, 34(22): 4739-4750.

[5] 張曉, 譚力, 鮮嘉恒, 等. LCL并網逆變器預測電流控制算法[J]. 電工技術學報, 2019, 34(增刊1): 189- 201.

Zhang Xiao, Tan Li, Xian Jiaheng, et al. Predictive current control algorithm for grid-connected inverter with LCL filter[J]. Transactions of China Electro- technical Society, 2019, 34(S1): 189-201.

[6] 周鵬, 張新燕, 邸強, 等. 基于虛擬同步機控制的雙饋風電機組預同步并網策略[J]. 電力系統自動化, 2020, 44(14): 71-84.

Zhou Peng, Zhang Xinyan, Di Qiang, et al. Pre- synchronous grid-connection strategy of DFIG-based wind turbine with virtual synchronous generator control[J]. Automation of Electric Power Systems, 2020, 44(14): 71-84.

[7] 趙清林, 宋文璐, 袁精, 等. 弱電網中基于調節器重構的多機并網穩定性研究[J]. 電機與控制學報, 2020, 24(1): 111-118.

Zhao Qinglin, Song Wenlu, Yuan Jing, et al. Stability analysis of multi-grid-connected inverters based on regulator reconstruction in weak grid[J]. Electric Machines and Control, 2020, 24(1): 111-118.

[8] 金楠, 竇智峰, 李琰琰, 等. 電壓源并網變換器有限控制集預測電流控制[J]. 電機與控制學報, 2019, 23(9): 123-130.

Jin Nan, Dou Zhifeng, Li Yanyan, et al. Finite control sets predictive current control of voltage source grid-connected converter[J]. Electric Machines and Control, 2019, 23(9): 123-130.

[9] 侯立健, 朱長青, 陳雅, 等. 基于二階廣義積分器的單相并網系統鎖相技術的研究[J]. 電測與儀表, 2016, 53(13): 84-89.

Hou Lijian, Zhu Changqing, Chen Ya, et al. Research on SOGI for phase lock technique of the single-phase grid-connected system[J]. Electrical Measurement & Instrumentation, 2016, 53(13): 84-89.

[10] Routray A, Pradhan A K, Rao K P. A novel Kalman filter for frequency estimation of distorted signals in power systems[J]. IEEE Transactions on Instrumentation and Measurement, 2002, 51(3): 469-479.

[11] Song H S, Nam K. Instantaneous phase-angle estimation algorithm under unbalanced voltage-sag conditions[J]. IEE Proceedings-Generation, Trans- mission and Distribution, 2000, 147(6): 409-415.

[12] 吳振軍, 秦方圓, 楊凱. 基于滑動離散傅里葉變換的鎖相環設計[J]. 電器與能效管理技術, 2017(6): 78-82.

Wu Zhenjun, Qin Fangyuan, Yang Kai. Design of phase locked loop based on sliding discrete fourier transform[J]. Electrical & Energy Management Technology, 2017(6): 78-82.

[13] 陳四雄, 易龍強, 黃文俊, 等. 基于構造非正交向量的單相鎖相技術研究[J]. 電工技術學報, 2019, 34(2): 398-408.

Chen Sixiong, Yi Longqiang, Huang Wenjun, et al. Single-phase phase-locked technique based on con- structing non-orthogonal vector[J]. Transactions of China Electrotechnical Society, 2019, 34(2): 398-408.

[14] 回楠木, 王大志, 李云路. 基于復變陷波器的并網鎖相環直流偏移消除方法[J]. 電工技術學報, 2018, 33(24): 5897-5906.

Hui Nanmu, Wang Dazhi, Li Yunlu. DC-offset elimination method for grid-connected phase-locked loop based on complex notch filter[J]. Transactions of China Electrotechnical Society, 2018, 33(24): 5897- 5906.

[15] 陳紅兵, 閔晶妍. 基于正交信號發生器的單相鎖相環的研究[J]. 電力電子技術, 2014, 48(11): 23-25.

Chen Hongbing, Min Jingyan. Research on single- phase phase-locked loop based on orthogonal signal generator[J]. Power Electronics, 2014, 48(11): 23-25.

[16] Akhtar M A, Saha S. An adaptive frequency-fixed second-order generalized integrator-quadrature signal generator using fractional-order conformal mapping based approach[J]. IEEE Transactions on Power Electronics, 2019, 35(6): 5548-5552.

[17] 嚴志星, 曾君, 賴臻, 等. 一種基于內置變壓器的高增益雙向DC-DC變換器[J]. 電源學報, 2020, 18(3): 4-12.

Yan Zhixing, Zeng Jun, Lai Zhen, et al. High voltage- gain bidirectional DC-DC converter based on built-in transformer[J]. Journal of Power Supply, 2020, 18(3): 4-12.

[18] 盤宏斌, 龍海鴻, 朱茂琨, 等. 基于Hilbert變換和預設旋轉頻率的無鎖相環電網同步基準正弦信號檢測方法[J]. 電工技術學報, 2018, 33(10): 2345- 2353.

Pan Hongbin, Long Haihong, Zhu Maokun, et al. Reference sinusoidal signal detection method of gird synchronization without phase-locked loop based on Hilbert transform and pre-set the rotation frequency[J]. Transactions of China Electrotechnical Society, 2018, 33(10): 2345-2353.

[19] Dong D, Thacker T, Burgos R, et al. On zero steady- state error voltage control of single-phase PWM inverters with different load types[J]. IEEE Transa- ctions on Power Electronics, 2011, 26(11): 3285- 3297.

[20] Rodriguez P, Luna A, Mu?oz-Aguilar R S, et al. A stationary reference frame grid synchronization system for three-phase grid-connected power con- verters under adverse grid conditions[J]. IEEE Transactions on Power Electronics, 2012, 27(1): 99-112.

[21] Matas J, Martin H, Hoz J D L, et al. A family of gradient descent grid frequency estimators for the SOGI filter[J]. IEEE Transactions on Power Electro- nics, 2017, 33(7): 5796-5810.

[22] Singh B, Kumar S, Jain C. Damped-SOGI-based control algorithm for solar PV power generating system[J]. IEEE Transactions on Industry Appli- cations, 2017, 53(3): 1780-1788.

[23] 張純江, 趙曉君, 郭忠南, 等. 二階廣義積分器的三種改進結構及其鎖相環應用對比分析[J]. 電工技術學報, 2017, 32(22): 42-49.

Zhang Chunjiang, Zhao Xiaojun, Guo Zhongnan, et al. Three improved second order generalized integrators and the comparative analysis in phase locked loop application[J]. Transactions of China Electrotechnical Society, 2017, 32(22): 42-49.

[24] Xiao Furong, Dong Lei, Li Li, et al. A frequency- fixed SOGI based PLL for single-phase grid- connected converters[J]. IEEE Transactions on Power Electronics, 2016, 32(3): 1713-1719.

[25] Golestan S, Guerrero J M, Vasquez J C. A nonadaptive window-based PLL for single-phase applications[J]. IEEE Transactions on Power Electronics, 2017, 33(1): 24-31.

Single-Phase Phase-Locked Loop for DC Offset and Harmonic Interference

1112

（1. School of Electric Power South China University of Technology Guangzhou 510640 China 2. School of Automation Science and Engineering South China University of Technology Guangzhou 510640 China）

Aiming at the common problems of DC offset and harmonic interference in power grids, an improved phase-locked loop algorithm based on second-order generalized integrator phase- locked loop (SOGI-PLL) is proposed. In order to suppress the DC offset and simplify the parameter design, an integral branch is added to the pre-stage second-order generalized integrator (SOGI), and the SOGI is changed to a fixed frequency structure. A moving average filter is introduced into the post-stage loop of phase-locked loop (PLL) to enhance filtering performance. For the purpose of speeding up dynamic response, the integral part of PI controller is removed. Bode diagram analysis and small signal model derivation are used to improve structure design and determine the corresponding parameters. The proposed improved single-phase phase-locked loop technology can effectively eliminate DC offset and high-frequency harmonics, while having good dynamic performance and stability. Finally, Matlab/Simulink simulation and related experiments verify the proposed method.

Second-order generalized integrator, phase-locked loop, DC offset, harmonic interference

10.19595/j.cnki.1000-6753.tces.200595

TM761

曾 君 女，1979年生，博士，教授，博士生導師，研究方向電力電子應用、分布式發電的能量管理和智能控制。E-mail: junzeng@scut.edu.cn

劉俊峰 男，1978年生，博士，副教授，研究方向為電力電子應用、高頻配電系統、運動控制。E-mail: aujfliu@scut.edu.cn（通信作者）

2020-06-02

2020-08-12

（編輯 陳 誠）