史柱,趙雁鵬,高利軍,楊博,王斌,劉文平
(西安微電子技術研究所,710065,西安)
隨著集成電路和空間技術的不斷發展,面向空間應用的大規模集成電路中已經集成了處理器、存儲器和通信系統,這些系統的接口電路中分布著大量的時鐘網絡,控制數據傳輸的時序[1]。由于輸出時鐘精度高、電路設計簡單,在不需要頻率變化和時鐘綜合的應用中,電路設計者往往傾向使用延遲鎖相環(DLL)[2-3]。研究表明,在輻射環境中,壓控延遲線是延遲鎖相環中對單粒子事件最敏感的子電路之一[4-5],該模塊產生的單粒子瞬態(SET)會使得時鐘信號發生錯誤翻轉,造成整個系統功能的紊亂。
壓控延時單元是組成壓控延遲線的基本單元,一條寬調節范圍的壓控延遲線是由許多基本的壓控延時單元串接而成。由于所占面積大,敏感節點數多,因此對壓控延遲線加固的關鍵在于如何提高基本的壓控延時單元的抗輻射性能[6-8]。文獻[9]對基本的延時單元做了冗余備份,然后通過組合邏輯電路,濾除了受到單粒子轟擊的輸出信號,從而起到了加固效果,但是每個單元都做備份使得壓控延遲線的面積增大了一倍,功耗也明顯增加。文獻[10]提出了交叉耦合負載結構(CCL)的延時單元,通過自身負載的反饋作用抑制節點電壓的翻轉。然而實際仿真可以看出,這種結構在入射粒子能量較低時就已經發生了明顯的翻轉。針對目前加固方法中的不足,本文提出了一種新型的加固壓控延時單元。在延時單元輸出節點之間,額外增加2個NMOS管和PMOS管,形成正反饋機制。該結構起到穩定輸出節點電壓的作用,同時只增加較少的面積。首先通過計算機輔助設計技術(TCAD)混合仿真驗證了加固后的單個壓控延時單元的抗單粒子瞬態效果,然后利用校準好的雙指數電流源[11-12]通過Spice仿真驗證了所提結構在工作狀態下的延遲鎖相環中的加固作用。
圖1所示為延遲鎖相環中的壓控延遲線。輸入參考時鐘clkin經過緩沖級之后,分成兩路差分模擬信號,同時經過雙端轉單端電路(D2S)生成clk時鐘信號。每經過1/4總長度的延遲線,便通過同樣的過程產生一路單相時鐘,依次分別形成相位差為90°的四相時鐘clk90,clk180,clk270和clk360。本文采用SMIC 45 nm工藝,相鄰時鐘之間有5級延時單元。在每一個延時單元的信號中,本級的輸入信號Vin、Vip分別是上一級的輸出信號;本級的輸出Von、Vop又作為下一級的輸入信號。

圖1 延遲鎖相環中的壓控延遲線Fig.1 Voltage-controlled delay line in a DLL
圖2為基本壓控延時單元,該結構可看作電流源和二極管負載的單級運放[13-14]。控制電壓VbN和VbP分別是NMOS管和PMOS管的偏置電壓,VbN控制總的偏置電流;當輸出電壓Vop和Von相等時,兩邊支路電流ID相同,此時有

圖2 基本壓控延時單元Fig.2 Basic voltage-controlled delay cell
(1)
(2)
式中:μP是空穴遷移率;VTP是PMOS管的閾值電壓;Cox是單位面積柵氧化層電容,因此延時單元的等效延遲時間為
(3)
式中:Cnode為節點電容,因此由(3)式可知,在延遲鎖相環鎖定過程中,通過不斷調節控制電壓VbN和VbP可以均勻調節每一個基本延時單元的延時大小。與此同時,鎖定檢測模塊lock_det不斷檢測clko與clk360上升沿之間的時間差,當誤差處于檢測的范圍內時,電路鎖定。此時,壓控延遲線中傳輸著時間間隔相等、高低電位交替的信號。該信號經過雙端轉單端電路便生成了占空比為50%的方波信號作為輸出時鐘。
延時單元中的信號,大部分時間是穩定的高低電平,可以用數字信號中的0和1來描述。當Vip=0,Vin=1時,由于N5管不導通,Von節點電容會被充至高電位,而Vop被N6管拉低,輸出低電平。此時,如果有粒子轟擊Von節點,會發生類似于反相器輸出節點的單粒子瞬態現象[15]。因此Von節點電壓將會從高翻轉至低,如果翻轉的幅度夠大,使得Von低于Vop節點電壓的持續時間足夠長,則會造成D2S模塊對電平識別錯誤,使得輸出時鐘發生錯誤翻轉。由于延時單元的結構和功能完全對稱,所以Vop的翻轉情況和Von完全相同,這里不再贅述。對于Z節點,由于N7管控制整個電路的偏置電流,且N7、N6與P2、P4分壓呈現出低電位,因此該管的尺寸遠大于N5、N6,寄生電容大,受到SET脈沖電流產生的波動較小,因此Z節點的單粒子敏感性較弱。
根據前文中分析,當延遲鎖相環處于穩定的鎖定狀態時,壓控延遲線中的信號可以看作數字0和1。因此,基于數據鎖存的思想,對這樣穩定狀態進行加固。本文提出了圖3所示的加固的壓控延時單元結構。通過增加4個晶體管P8、P9和N10、N11形成穩定的正反饋結構,實現加固。該電路的原理如下:當Von輸出為1時,P9管不通而N11導通,加強了Vop為0的狀態,同時Vop為0又使得P8導通,N10關閉,使得Von更加穩定。為了適應壓控延遲線的寬調節范圍,這里將N10、N11管的源極接到可調節的VbN節點,使得該4管組成的反饋結構的驅動能力隨著鎖定頻率的不同而調節。除此之外,增加的管子使得每個輸出節點都增加了兩個柵電容Cg和兩個漏結電容Cdj,也能起到穩定電壓的作用。由于輸出節點的狀態主要由基本延時單元原來的管子決定,只有當輸入發生跳變時狀態才會翻轉,且增加的管子尺寸相對較小。因此,即使增加的管子受到轟擊,對輸出影響也不大。

圖3 加固的壓控延時單元Fig.3 Radiation-hardened voltage-controlled delay cell
抗輻射加固設計是電路性能與可靠性之間的折中。根據式(3),提出的結構中增加的4個晶體管使得輸出節點電容變為
(4)
單級延時的時間也相應增加為
(5)
延遲鎖相環的頻率與延時時間成反比,因此提出的結構是在降低了工作頻率的前提下獲得了抗單粒子性能。
為驗證本文提出的延時單元加固效果,首先基于Sentaurus TCAD仿真平臺對N5管構建三維器件模型,然后通過混合仿真的方式,模擬了加固前后的延時單元的單粒子瞬態響應。其次,本文對TCAD仿真中由粒子入射引起的SET脈沖電流與雙指數電流模型[16]進行擬合。將擬合好的電流作為Spice仿真中的粒子入射條件,基于Cadence Spectre仿真工具,對延遲鎖相環鎖定狀態下的延時單元加固效果與未加固單元作了對比。
圖4中N5管是經過工藝校準的NMOS管三維器件模型。在混合仿真時,設置了高、低兩種能量的粒子對N5管的漏極幾何中心進行垂直入射,分別對應的入射粒子能量φ1為20 MeV·cm2/mg以及φ2為80 MeV·cm2/mg。通過Von節點的電壓翻轉情況來描述加固前后的延時單元對單粒子瞬態的響應。Spice仿真中采用雙指數電流源作為粒子入射條件,該電流模型如下式
(6)
式中:I0表示雙指數電流脈沖峰值;τr和τf分別為上升和下降時間常數。圖5給出了在本文的電路尺寸、工作點以及工藝條件下,入射粒子能量為φ2時,雙指數電流與TCAD混合仿真中的SET電流擬合結果I0=1.18 mA,τr=6 ps,τf=35 ps;而當入射粒子LET值φ1為20 MeV·cm2/mg時,擬合過程相同,其結果為I0=502 uA,τr=4 ps,τf=45 ps。

(a)基本延時單元

(b)加固的延時單元圖4 3D TCAD混合仿真電路Fig.4 3D TCAD mixed-mode simulation circuit

圖5 雙指數電流與TCAD仿真的SET電流校準結果Fig.5 Double exponential current calibrated to SET current from TCAD simulation

(a)基本延時單元的常態仿真結果

(b)粒子入射基本延時單元Z節點的仿真結果圖6 基本延時單元混合仿真圖Fig.6 Simulation result of basic circuit in mixed-mode
在進行粒子入射之前,本文首先對搭建的混合仿真電路進行常態下工作狀態仿真,結果如圖6所示。從圖6a中可以看出,輸入為互補的正弦波,輸出曲線光滑,波形周期均勻,具有比較理想的負載對稱性。說明本文構建的N5器件三維模型能夠合理取代Spice模型進行混合仿真實驗。圖6b中,采用能量φ2為80 MeV·cm2/mg的粒子垂直入射N5管的源極,即Z節點。結果顯示,高低電平處,電位只是發生了輕微的擾動,但是并未改變上升和下降的趨勢,對信號的周期幾乎沒有影響。因此可以認為,該節點對單粒子事件不敏感。
根據前文分析,當Von節點處于高電平時會產生單粒子瞬態,因此選取Von高電平中間時刻,對N5的漏極進行粒子轟擊。本次仿真的LET值φ1為 20 MeV·cm2/mg,結果如圖7所示。粒子轟擊之后,基本延時單元的輸出節點電壓瞬間從電源電壓1.1 V翻轉至最低點-0.57 V,翻轉幅度為1.67 V;與此同時,加固的延時單元最低電壓為0.18 V,翻轉幅度為0.92 V。加固之后,低能量粒子轟擊的電壓翻轉幅度降低了44.9%。從圖7中可以發現,在對加固后的延時單元進行TCAD混合仿真時,負載對稱性稍微有所下降。該現象主要是由于實際電路中VbN接在下拉通路上,而混合仿真時只給出固定電位,與真實的工作環境稍有偏離,但是在后續的整體電路Spice仿真中,負載對稱性良好。

(a)基本延時單元的單粒子瞬態

(b)加固的延時單元的單粒子瞬態圖7 LET值為20 MeV·cm2/mg延時單元輸出節點的單粒子瞬態Fig.7 SET in the output node of the voltage-controlled delay cell at 20 MeV·cm2/mg
圖8給出了LET值為φ2時,加固前后的電壓翻轉幅度對比。從圖8中可知,對于未加固單元,粒子入射之后,Von節點的電壓很快從電源電壓翻轉至最低點的-0.95 V,翻轉幅度達到了2.05 V;而加固的延時單元,其最低點所對的電壓為-0.47 V,將翻轉幅度降低了23.7%。在加固的延時單元中,雖然輸出電壓Von向下翻轉的同時,Vop輕微向上跳變,但是由于Von已經遠低于Vop,此時Vop節點電壓是否向上翻轉,識別出來的電平是一樣的,對結果并未影響。盡管在高能量的粒子入射時,兩個電路都發生了翻轉,然而加固的結構還是降低了翻轉的幅度,這樣的降低在實際電路中一定程度上也起到了避免錯誤的效果。

(a)基本延時單元的單粒子瞬態

(b)加固的延時單元的單粒子瞬態圖8 LET值為80 MeV·cm2/mg延時單元輸出節點的單粒子瞬態Fig.8 SET in the output node of the voltage-controlled delay cell at 80 MeV·cm2/mg
為了進一步驗證提出的加固延時單元的效果,本文對兩種能量的粒子入射基本延時單元時產生的SET電流與雙指數電流進行擬合。用擬合好的電流模擬Spice仿真時的粒子入射,對加固前后的延時單元在實際的延遲鎖相環工作中的單粒子瞬態進行仿真,對比了加固效果。
如圖9所示,在1 GHz的輸入參考時鐘頻率下,延時鎖相環鎖定期間,對產生clk90時鐘的延時單元進行粒子轟擊,入射LET值φ1為20 MeV·cm2/mg。
圖9a是未加固的延時單元受到轟擊后,產生的時鐘波形畸變。粒子入射導致圓圈中的時鐘波形占空比發生變化,相鄰時鐘之間的相位關系也發生了變化。但在圖9b中,經過加固之后的延時單元緩解了延時單元的翻轉幅度,時鐘波形正常輸出。

(a)延遲鎖相環中基本延時單元的單粒子瞬態

(b)延遲鎖相環中加固的延時單元的單粒子瞬態圖9 LET值為20 MeV·cm2/mg工作狀態下的延遲鎖相環中的單粒子瞬態Fig.9 SET in the voltage-controlled delay cell of a working DLL at 20 MeV·cm2/mg
圖10給出了LET值φ2為80 MeV·cm2/mg時,鎖定狀態下的加固前后延時單元的單粒子瞬態響應,轟擊的節點選擇生成clk時鐘的延時單元。圖10a中顯示,粒子轟擊同樣造成了時鐘波形占空比變化,引發時序錯誤,而且這個錯誤被鎖定檢測模塊檢測出來,出現了一個周期的高脈沖;而加固之后的延時單元減緩了翻轉的幅度,降低了錯誤電平維持的時間,使得D2S模塊來不及響應,因此未形成時鐘波形畸變,起到了加固的效果。

(a)延遲鎖相環中基本延時單元的單粒子瞬態

(b)延遲鎖相環中加固的延時單元的單粒子瞬態圖10 LET值為80 MeV·cm2/mg工作狀態下的延遲鎖相環中的單粒子瞬態Fig.10 SET in the voltage-controlled delay cell of a working DLL at 80 MeV·cm2/mg
根據上述結果,本文提出的加固方法在兩種LET值下都達到了抗單粒子瞬態的效果。但是當輸入參考時鐘頻率為1.5 GHz時,由于單元延時的增加,仿真結果顯示已經無法實現鎖定功能。因此本文的加固方法是在犧牲了一定性能的條件下換取了可靠性的提高。為了對本文的加固效果進一步評估,通過與三模冗余(TMR)[17]方法和交叉耦合負載結構(CCL)[10]進行對比,仿真結果見表1。

表1 不同加固方法的面積和功耗對比
由于延遲鎖相環的輸出波形為接近理想的方波信號,因此在實際應用使用三模冗余(TMR)方法幾乎可以起到對單粒子瞬態完全免疫的效果,但是其付出的面積和功耗的代價也是最大的;表1給出的交叉耦合負載結構(CCL)方法是在LET值φ1=20 MeV·cm2/mg單粒子入射條件下得到的電路指標,此時電路的SET脈沖寬度已經達到最大。因此綜合上述分析,從功耗、面積和抗輻射效果來考慮,本文提出的結構能夠達到抗單粒子瞬態效果最佳。
本文首先分析了延遲鎖相環的壓控延時單元的單粒子敏感性,提出了一種抗單粒子瞬態的加固結構。通過TCAD混合仿真,驗證了加固的單級壓控延時單元的抗輻射效果,在LET值φ1為20 MeV·cm2/mg的粒子入射條件下,提出的加固結構將電壓翻轉幅度降低了44.9%;當入射粒子的LET值φ2為80 MeV·cm2/mg時,翻轉電壓降低幅度為23.7%。Spice仿真表明,加固后的延時單元對鎖定狀態下的延遲鎖相環輸出時鐘的單粒子瞬態具有很好的抑制效果。因此,本文提出的加固延時單元結構,可用于面向輻照環境的延遲鎖相環中。