基于FPGA+DSP的信息融合系統的設計

連玉杰

摘 要：隨著時代信息化的高速發展，多數據源的信息傳遞、綜合、處理等標準化流程等逐步滲透到社會各領域中。傳統單一或者簡單動作組合早已無法滿足船舶行業中復雜的機械動作流程，將多源信息融合系統與組合導航結合已成為新的研究熱點方向?；贔PGA+DSP的架構體系綜合兩者優勢，具有大規模、高集成、處理速度快、頻率高等特點，能夠滿足復雜時序邏輯設計，適用于高速、復雜、多接口處理環境，可以充當一個協同處理器、高速數據傳輸接口，完成多源數據的解析、存儲以及處理。

關鍵詞：信息融合;FPGA+DSP;時序邏輯設計

0 引言

隨著社會信息高速的多元化發展，大國之間的博弈愈發激烈，譬如近些年來逐步興起的信息戰。多源數據的信息融合早已成為軍事戰場上的制勝關鍵。本文依托某國防科研項目，著重從綜合信息融合系統物理層進行設計分析，闡述系統級數據鏈路以及控制等基本流程。該系統充分體現FPGA+DSP架構體系的結構靈活、多模塊化設計、可拓展等綜合優勢。

1 休眠單元分系統設計

由于DSP和FPGA都是大功耗器件，為了降低綜合控制器的待機功耗，選取TI公司的MSP430作為休眠待機單元分系統MCU。MSP430單片機在工作狀態下功耗為220 μA，通訊接口MAX1490A在接收狀態時的功耗為250 μA，發送狀態時的功耗為200 mA。由于MAX1490A接收狀態時的功耗比較大，因此，綜合控制器的休眠單元僅接收指令，不發送指令。由于綜合控制器的休眠單元內部其他外圍電路也需要消耗功率，通過我們初步計算，單個休眠單元總消耗電流小于50 mA，休眠待機總功耗約0.2 W。DSP+FPGA結構組成的電路單元稱為綜合控制器核心單元，休眠單元控制綜合控制器核心單元的供電電路。當整個處于待機狀態時，綜合控制器核心單元處于斷電模式，當單片機接到上級設備發出的啟動命令后，單片機通過控制磁保持繼電器工作，給綜合控制器核心單元供電，這樣，DSP和FPGA上電，喚醒綜合控制器核心單元，使整個綜合控制器處于工作狀態。

當整個系統處于待機狀態時，綜合控制器核心單元處于斷電模式，休眠待機單元一直處于工作狀態。當綜合控制器接到上級系統發出的啟動命令或內部預置的定時啟動后，休眠待機單元通過控制磁保持繼電器給綜合控制器核心單元供電，綜合控制器核心單元上電后，使整個綜合控制器處于工作狀態。

休眠待機單元采用冗余架構設計，休眠待機單元主機與休眠待機單元副機互為冗余，并通過內部單片機的串口通訊，當其中一個休眠待機單元的單片機發生故障，設備自動切換到另一個休眠待機單元的單片機，并強制復位有故障的單片機（三次），若故障單片機復位正常后，該單片機作為副機，繼續工作;若故障單片機復位異常后，正常工作的單片機將故障信息記錄保存，一旦喚醒綜合控制器核心單元，立即將故障信息上報給核心單元。

2 核心單元設計

核心單元主要由DSP及外圍電路、FPGA、1553總線控制器、RS422接口電路、CAN通訊電路、IO輸入電路、IO輸出及繼電器驅動電路等。

FPGA部分與DDC公司的總線控制器B61580-S3相連，主要完成1553B通訊功能，達到某系統相互通訊的任務，該芯片的好處在于只需要+5V的電源輸入就能夠滿足收發器的供電需求，保證了系統的低功耗和可靠性。

綜合控制器電路在設計中，DSP為主機，FPGA為從機，DSP與FPGA通過DSP的XINTF數據總線進行數據交互。XINTF數據總線包括16位地址線和16位數據線。核心單元設計原理框圖如圖2所示。

3 FPGA部分系統設計

FPGA與DSP之間通過XINTF總線之間進行數據傳遞，主要進行協議之間轉換用作一個擴展接口的作用。

FPGA與DSP部分通訊仿真圖如圖3。

4 結論

該系統架構成功解決了DSP拓展接口不足的問題，可為多傳感器、多通道軍工與工業環境提供完整的解決方案，實驗結果證明該系統可滿足復雜的控制流程，在多信號、多傳感器回路中提供單CPU成熟的運行架構，運行速率快，通道數多，為低成本、低功耗的軍工與工業環境提供有效的參考。

參考文獻：

[1]李金明，高德亮.基于FPGA+DSP新型架構信號協同處理方案分析[J].蘭州石化職業技術學院學報，2020，20（3）：16-18.

[2]孫靖舒.基于DSP和FPGA的通用數字信號處理系統設計[J].電腦知識與技術，2020，16（20）：221-222.