基于LabWindows/CVI和SoC單片機的脈沖采集分析系統設計

錢正

（國營蕪湖機械廠，安徽 蕪湖241007）

1 引言

無源干擾是機載電子對抗系統的重要組成部分，無源干擾是作戰飛機執行任務時，通過投放箔條干擾彈和紅外彈，為擺脫敵方跟蹤而進行的一種高效的干擾方式。

某型飛機無源干擾設備由控制盒、控制組件、轉換組件和發射器4種38個LRU組成，其中轉換組件負責接收控制組件的組件選擇編碼和數據指令，同時轉換組件根據組件選擇編碼相應信息，形成時鐘信號，送給控制組件。轉換組件再根據數據指令，產生48路大電流點火指令，并分配到發射器的相應觸點上，進行箔條彈或紅外彈的投放。為實現轉換組件產生的48路點火脈沖進行性能檢查，亟需設計一套分析系統對脈沖間隔、脈沖寬度、脈沖幅度等參數進行檢查。傳統的脈沖測量手段，一般通過信號調理電路配上多塊A/D轉換卡完成信號的采集、轉換，設計復雜、成本較高。本文基于LabWindows/CVI和高速SoC單片機搭建了一套脈沖采集分析系統[1]。該系統以C8051F020微控制器為核心，配合簡單的外圍電路，實現了對脈沖信號的參數采集檢測。

2 系統總體設計及工作原理

整個系統以SoC單片機C8051F020為主控制器，對轉換組件產生的脈沖信號進行采集、分析，其系統組成如圖1所示。主要由被測件（轉換組件）、信號調理電路、RS232通信電路和LabWindows/CVI虛擬儀器等幾部分組成[2]。在本系統中，利用單片機內部的ADC模塊把經過調理后的模擬量轉換成數字量，利用RS-232串口傳送到虛擬儀器。在虛擬儀器上可以方便地對采集的數據進行記錄分析，系統上位機基于LabWindows/CVI虛擬儀器為平臺編程，軟件設計采用模塊化結構自頂向下設計，界面友好、操作簡單，便于維護和擴展[3]。

圖1 系統總體方案框圖

3 硬件設計

3.1 48路脈沖信號調理電路的設計

由被測件輸出的48路脈沖信號，通過測試電纜送入到信號調理電路。信號調理電路由48路二極管以及共用的穩壓二極管組成，通過限流電阻，送達單片機的端口，進行模數轉換或信號采集，如圖2所示。

圖2 信號調理電路示意圖

3.2 電平轉換電路的設計

被測件輸出的離散信號為27 V電壓，需要進行電平轉換，供單片機采集處理。電平轉換電路如圖3所示。

圖3 電平轉換電路

3.3 電源模塊的設計

SoC型C8051F020單片機采用3.3 V電壓供電，模擬電源和數字電源分別供電，為保證模擬電源和數字電源分開，避免它們之間的相互干擾，電源模塊采用朝陽電源生產的產品，電源模塊主要指標要求如下：輸入220 V/50 Hz，2路獨立輸出+5 V、+3.3 V電源。即滿足了單片機的供電要求，又具有抗干擾功能。

3.4 RS232接口電路的設計

由于單片機輸入、輸出電平是TTL電平，而PC機配置的是RS232標準串口接口，二者的電氣規范不一致，要實現單片機與上位機的數據通信，需要進行電平轉換[4]。本系統的單片機串口通信電路使用MAX3232ESE總線收發器，配以簡單的外圍電路，通過串行口接頭DB9，完成數據交換，如圖4所示。

圖4 單片機的RS232接口電路

3.5 C8051F020單片機

系統選用C8051F020作為微控制器。C8051F020是完全集成混合信號片上系統（SoC）型單片機，運行速度快，采樣速率高。該單片機具有64個數字I/O引腳、內部含有1個真正12位的8通道ADC（帶PGA和模擬多路開關）、1個真正8位500 ksps的ADC（帶PGA和8通道模擬多路開關）、5個16位的計數器/定時器、兩個全雙工UART、64 K字節可在系統編程的FLASH存儲器、片內看門狗定時器、VDD監視器和溫度傳感器，豐富的內部結構可以實現多功能的電路設計，完全可以滿足系統設計要求。

片內JATG調試電路允許使用安裝在最終應用系統上的產品進行非侵入式、全速在系統調試。該調試系統支持觀察和修改存儲器和寄存器。支持斷點、觀察點、單步及運行和停機命令[5]。

4 軟件設計

4.1 軟件測試主流程

測試軟件主流程如圖5 所示。上電后單片機初始化，初始化結束后，開啟串口中斷，接收上位機發來的數據，按照約定的通信協議進行數字位判讀，全部通過時置接收標志位，進入TEST 線程，對RecDat[0]進行判讀，進入相應的子線程，返回主程序、將自檢結果或者將脈沖測量數據上報上位機，上位機處理后，顯示給用戶。

圖5 軟件測試主流程圖

4.2 單片機初始化流程

單片機是否能正常運行操作，對其各資源的初始化配置是關鍵，直接影響其任務的完成。關閉看門狗，設定與計時器、中斷、串口相關的特殊功能寄存器，配置I/O以及設置交叉開關控制寄存器，打開中斷，開始主程序循環。初始化流程如圖6所示。

4.3 接收上位機數據流程

單片機轉入串口中斷服務程序，判斷是接收中斷還是發送中斷，進行通信協議的頭字節和數據位的判斷，符合協議要求后，轉入TEST線程。接收上位機數據流程如圖7所示。

5 結束語

該采集系統運用了SoC單片機技術、LabWindows/CVI虛擬儀器技術成功實現了轉換組件48路脈沖信號的數據采集與分析。實踐證明，該系統可應用于多種場合，實現實時的高精度數據采集與分析，是通用的數據采集分析系統。系統具有精度高、操作靈活、可擴展性強的特點，能夠滿足系統數據采集分析的要求，相比傳統的數據采集系統降低了設計成本，具有良好的實用價值和較強的推廣價值。

圖7 接收上位機數據流程圖