一種高輸入低輸出阻抗的互補開關式采樣保持電路

趙川

（百色學院，廣西 百色533000）

1 引言

模數轉換器（ADC）實現將連續的模擬信號轉換為時間離散、幅度離散的數字化信號，以便進一步進行數字信號處理。整個模數轉換過程中，采集到的模擬輸入信號必須要保持不變，因此，需要一個采樣保持電路作為ADC的前端，以均勻的時間間隔采樣輸入信號，在時域上對模擬輸入信號離散化，同時保持其在幅值上的連續。

2 采樣保持電路設計

單管S/H電路如圖1所示。從圖1中可以看出，一個簡單的S/H電路由一個MOS開關管和一個電容構成，MOS管導通時輸出隨輸入變化，MOS管斷開時輸出保持為常數，電路通過電容將輸入“凍結”，該電路存在輸入電壓擺幅小、電荷注入效應大、電路線性度差的缺點[1]。

為改善上述問題，本文設計的改進的S/H電路如圖2所示，主要做了2點改進。

2.1 采用“互補開關”代替“單管MOS開關”

PMOS開關在輸入很大的正電壓時，導通電阻明顯減小，所以采用互補開關來為S/H電路提供全擺幅電壓是可能的，如圖2中，互補開關由mp、mn兩個MOS管構成，其等效電阻為：

圖2 改進的S/H電路

圖1 單管S/H電路

因此，將p管和n管結合起來的互補開關，會產生相反的電荷量Δq1和Δq2，且被兩個溝道相互注入，當保證WpLpCOX（Vin－︱VTHp︱）=WpLpCOX（VCLK－Vin－VTHn）時，可使Δq1和Δq2正好抵消，很好地改善了電荷注入效應。

2.2 加入輸入、輸出緩沖放大器

ADC的信號源往往由傳感器采集得到，傳感器通常是電阻橋這類高阻元件，其內阻通常可以達到數千歐姆，信號源進入ADC前，為得到最好的輸出需進行阻抗變換。圖2中OP1、OP2為兩個單位增益負反饋形式的運放，分別加在輸入端和輸出端，用來提高S/H電路的輸入阻抗、減小輸出阻抗，以便與信號源和負載連接。高輸入阻抗的OP2將CH和負載隔離，避免在保持階段CH上的電荷會通過負載放掉而無法實現保持功能。當互補開關導通時，S/H為跟蹤狀態，由于OP1是高增益放大器，其輸出電阻和開關導通電阻很小，輸入信號IN通過OP1對CH的充電速度很快，CH的電壓將更能接近且跟隨IN變化。

2.3 S/H中的電壓跟隨器

用集成運放構成的電壓跟隨器（即單位增益負反饋形式）具有非常大的輸入阻抗，幾乎不從信號源汲取電流，同時具有非常小的輸出阻抗，向負裁輸出電流時幾乎不在內部引起電壓降，可視為理想電壓源，其等效電路如圖3所示，輸入電阻無窮大，輸出電阻趨于零，增益為1，因此可起到阻抗變換作用。

圖3 電壓跟隨器及其等效電路

電壓跟隨器采用的運放結構如圖4所示。M8和M9接為二極管形式，為運放各級提供偏置電流，M5、M9和M3、M4分別組成電流鏡，M6、M7組成第二級共源放大器，引入R、Cc來改善運放穩定性。使M3和M4管對稱，則相同的結構使得在a，b兩點的電壓在共模輸入范圍內不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。該運放在10 pF的電容負載CL下有足夠大的相位裕度、增益和單位增益帶寬，保證運放能穩定工作且不會給S/H電路造成大于LSB/2的誤差或導致S/H不能在要求的時間內建立。

圖4 自偏置標準運算放大器

3 仿真分析

影響S/H電路的主要因素是它的建立時間和其在保持階段的電壓下降率。S/H電路正弦激勵的瞬態響應如圖5所示。本次設計基于Cadence平臺，采用華潤上華CSMC 0.5μm的CMOS亞微米工藝設計電路并進行仿真驗證[2]，給該S/H電路輸入一個電壓峰——峰值為2 V、頻率為100 Hz的正弦信號（圖5中net02信號），當S/H的采樣頻率是128 kHz（圖5中net4信號）時，進行瞬態響應仿真，放大其中一段波形，垂直坐標V1時刻開關斷開，采樣該時刻的電壓值，并在垂直坐標V2時刻采樣保持輸出電壓Vout建立完畢，建立時間大約是0.36μs，在保持階段Vout幾乎不變，可見該S/H電路能對輸入信號進行良好的跟蹤和保持，達到設計要求。

圖5 S/H電路正弦激勵的瞬態響應

4 結語

基于CSMC0.5μm CMOS工藝設計了一種具有高輸入、低輸出阻抗的互補開關式采樣保持電路，詳細分析了針對簡單單管采樣保持電路存在的缺點而做出的改進措施及設計原理，仿真結果表明符合設計要求，具有較大的研究意義和市場應用價值。