一種低電壓無片外電容LDO的設計

西安電子科技大學 王文強 李 晴 翟世奇 高 鵬

本文采用0.18 μmCMOS工藝，設計了一種向數字、模擬、射頻等模塊供電的低電壓LDO。由交叉耦合電荷泵向帶隙基準、誤差放大器供應可靠升壓電壓，交叉耦合電荷泵、功率管工作在低電壓下。選擇Cascode米勒補償實現環路頻率補償，使之輕/重載條件下都擁有可靠性。通過Cadence Spectre進行性能仿真，LDO最低輸入電壓是0.8 V，輸出電壓是0.5 V，負載處于100μA～150mA區間內，具備環路穩定性與負載調整率，相位裕度維持60°以上；另外電路電源噪聲抑制比，低頻段可達86.3 dB，1 MHz則是62.0 dB，LDO各項性能參數均達到設計目標。

隨著CMOS工藝快速發展與片上系統芯片（SoC）推廣普及，電源電壓呈現下降趨勢，傳統電源管理方案逐漸暴露一些問題，不能繼續適應SoC低電壓要求。低電壓使SoC內部對電源噪聲與紋波敏感的電路模塊往往必須集成一種片內低壓差線性穩壓器（Lowdropout regulator, LDO），向它供應干凈電源電壓。傳統LDO在輸入電壓方面始終存在相應限制，輸出超低電壓將使電路總體能量轉換效率明顯下降，本文合理改進LDO設計，提高LDO實用性。

1 低電壓LDO設計

文章電路整體結構如圖1所示，電荷泵、功率管工作在電源電壓下，由交叉耦合電荷泵為帶隙基準、誤差放大器供應可靠升壓電壓，實現了一種低電壓下LDO設計。

圖1 整體電路結構

1.1 電荷泵電路

在進行升壓時，相比于Dickson電荷泵只在二分之一周期時間內對輸出電容進行充電，而導致了電荷泵輸出端的紋波電壓過大，交叉耦合電荷泵在這方面有著絕對的優勢；在兩個非交疊的時鐘周期中，交叉耦合電荷泵通過一對工作狀態相反的結構來進行控制，可以看成兩個相對獨立的電荷泵交替的進行電荷的轉移工作，圖2所示的電荷泵全周期都在工作狀態，即泵電容在整個時鐘周期內都會對輸出電容進行充電，使得電荷泵的效率較高，輸出的紋波電壓幾乎可以忽略不計。

1.2 基準電路

LDO需要的參考電壓是一個與工藝、溫度和電壓無關的參考電壓源。帶隙基準電壓具有低溫度系數、高電源電壓抑制等特性，是LDO中應用最多的電壓基準之一。

如圖3所示的帶隙基準電路包括啟動電路、基準電路和偏置電路。在電荷泵的供電下，該基電路可以在-40℃～125℃下提供0.25 mV的參考電壓，且溫漂系數為11.8 ppm/℃。

圖3 帶隙基準電路

1.3 LDO電路

本文采用的無片外電容LDO如圖4所示，采用全差分折疊式共源共柵運放作為誤差放大器輸入級，借此產生大的增益和輸出擺幅，差分輸入單端輸出的緩沖級電路以對稱的方式驅動緩沖管，同時緩沖級可面向功率管柵極電容實現高效充/放電，相比于普通的源極跟隨器，存在較高電流轉換效率，可增強電路瞬態響應性能。

圖4 LDO主體結構

2 性能仿真

本文采用Cadence的Spectre軟件以及TSMC的0.18 μm工藝庫進行系統仿真。在0.8～1.2 V的工作電壓下，得到如圖5的輸出仿真曲線，輸出電壓穩定在502.76 mV時，最小壓差為300 mV。

LDO主要通過負反饋環路組成，為了確保電路在負載范圍內，整個LDO系統都能穩定工作，必須驗證電路在各種環境下的穩定性。其穩定性仿真結果如圖6所示。

圖6 LDO穩定性仿真曲線

從結果能看出在負載范圍內，環路的低頻增益均能保持在50dB以上，相位裕度也都大于60°，電路具有很好的穩定性。

結語：本文設計了一款低電壓的無片外電容LDO。仿真結果表明，工作溫度范圍為-40℃～125℃下，該電路能夠在0.8～1.8 V的輸入電壓下提供0.5V輸出電壓，且全負載范圍內保持穩定，負載電流在100μA～150mA范圍內，環路相位裕度大于60°。另外LDO負載瞬態響應最大過沖、下沖電壓只有86.6mV、30.81mV，恢復時間不超過1.5μs，電源抑制比在重載情況下也能達到60dB，測得的數據結果滿足設計目標。