300 mA 快速瞬態響應的無電容型LDO 設計

馬姍姍,唐 威,劉 偉

(西安郵電大學電子工程學院,陜西 西安 710121)

低壓差線性穩壓器(Low Dropout Regulator,LDO)是電源管理電路中很常見的電路。傳統的LDO結構包括誤差放大器、功率管、反饋網絡和輸出電容[1]。LDO 采用外接微法級大電容用于快速瞬態響應和頻率補償,實現整體電路的穩定性[2-4]。

與傳統的LDO 相比,無片外電容LDO 節省了PCB 面積和組件的成本[5-6]。由于缺少片外電容,環路穩定性和瞬態響應被認為是兩個最重要的指標[6-8]。文獻[2]提出快速瞬態響應高擺率的誤差放大器,利用高擺幅輸入緩沖器和局部共模反饋提升誤差放大器的性能,其過沖電壓的恢復時間最長達到7 μs。文獻[3]提出了全片上集成快速瞬態響應的線性穩壓器,減小了因負載變化引起的輸出電壓的上沖和下沖電壓,采用輔助自適應分布方法對輸出瞬態電流進行調節,但是最大負載電流只有10 mA。

隨著便攜式電子的發展,芯片的功能越來越多樣化,電路的分支不斷地增加,為了提供足夠的負載電流保證電路的正常工作,本文設計的無片外電容LDO最大負載電流可達300 mA,設計雙環路結構,提高環路增益的同時達到快速響應輸出電壓變化的目的。

1 有電容型LDO 結構

有片外電容的LDO 結構如圖1 所示。EA 為運算放大器,VIN為電源電壓,VOUT為輸出電壓,VREF為基準電壓,VFB為反饋電壓,MP為功率管,Ro1為運算放大器的輸出阻抗,CP為功率管柵極電容,RF1、RF2為反饋電阻網絡,COUT為外接電容,RESR為外接電容的等效串聯電阻,RL為負載電阻。

圖1 有電容型LDO 結構Fig.1 The structure of LDO with off-chip capacitance

有電容LDO 通過外接電容及RESR補償功率管柵極極點,實現環路的穩定性,通過對外接電容充放電實現較好的瞬態響應性能。但外接電容不僅導致面積增大[9],同時還會增加成本。

2 無電容型LDO 設計

對于無片外電容LDO,沒有了外接的負載電容,會在負載跳變時產生大的過沖電壓,影響LDO 內部環路穩定,因此無片外電容LDO 通常將低頻主極點設定在穩壓器內部[10-11],但需要增加額外的電路提高瞬態響應性能[3]。

2.1 主環路系統架構

主環路的系統架構如圖2 所示,電路中有兩個環路,主環路是輸出利用電阻分壓反饋到運放的正向輸入端,高增益的運放保證了輸出電壓的精度;瞬態響應環路將輸出作為共柵級的輸入,通過調節功率管的柵極提高瞬態響應性能。

圖2 主環路系統架構Fig.2 The system architecture of the main loop

2.2 主環路電路設計

本文設計的環路如圖3 所示,EA1表示折疊式共源共柵放大器,M1、M2分別為第2 級、第3 級放大器,I1、I2為電流源,CL為輸出寄生電容。EA1輸出接大電容C1,與EA1的輸出阻抗共同作用產生低頻極點,并將此作為主極點。

圖3 主環路電路結構Fig.3 The circuit structure of the main loop

(1)頻率穩定性

電路中由EA1、M1、M2、Mp構成主環路,輸出端經反饋電阻網絡分壓反饋到EA1的負向端,EA1的正向端為基準電壓。該環路中的極點包括EA1輸出端極點P1、功率管柵端極點P2和輸出端極點P3。

主環路的開環傳輸函數為:

式中:roEA1為EA1的輸出阻抗。

式中:roI2為電流源I2的阻抗;CG_P為MP的柵極寄生電容。

式中:Roeq=(RF1+RF2)‖RL;CD_P為MP的漏極寄生電容。在重載時輸出極點可以表示為:

此時的負載電阻很小,使輸出極點處于高頻。

在設計中,EA1采用折疊式共源共柵結構得到較高的輸出阻抗,且輸出接一個較大的對地電容,使得EA1的輸出極點處于較低的頻率,即EA1的輸出極點P1作為主極點,且只有P1在單位帶寬內,此時可得到單位增益帶寬:

式中:A為主環路的開環增益。因為主極點的輸出阻抗和電容都較大,使P1處于較低的頻率,導致帶寬較窄。并且主環路在空載時輸出極點會向低頻移動,導致頻率穩定性變差。但因為環路的帶寬較窄,可以通過選擇合適的參數將功率管柵極極點P2和輸出極點P3推至單位帶寬外,實現環路的穩定性。

(2)瞬態響應

瞬態響應的性能可以通過過沖電壓和響應時間來衡量[12],表達式分別如式(7)和式(8)[6,13]:

式中:ΔVOUT為過沖電壓;ΔIOUT為負載電流的變化量;t為響應時間;BW 為環路帶寬;ISR為功率管柵極的驅動電流。由式(7)和式(8)可得出,增大帶寬和ISR可以減小響應時間,進而減小過沖電壓。對于無片外電容的LDO,由于沒有大電容存儲電荷,所以比含片外電容LDO 負載瞬態響應特性差[14]。

在圖3 中,LDO 通過主環路得到較高的增益,提高了輸出精度,但是帶寬較窄,瞬態響應較差。因此設計將輸出作為第二級放大器的源極輸入,當負載突變時能快速響應輸出電壓,并通過環路控制減小輸出電壓的上沖和下沖。當負載從輕載跳變到重載時,VOUT產生下沖,因為M1的源極連接VOUT,影響M1的漏端電壓下降,M2的漏端電壓也下降,即功率管MP的柵壓下降,通過功率管將VOUT電壓拉高穩定。同理,當負載從輕載跳變到重載時,通過同樣的過程將VOUT拉低。同時又增加一路放電通路抑制VOUT上沖,以更好地實現瞬態響應。即當負載從重載跳變到輕載時,VOUT產生上沖,M1的源端電壓升高,引起M3的柵壓升高,M3的漏壓下降,最終將VOUT電壓拉低穩定。

3 結果與討論

3.1 仿真結果

利用Cadence 仿真工具,仿真驗證了不同負載下環路穩定性和負載瞬態響應。

圖4 為環路穩定性的仿真結果,分別為負載0,100 和300 mA 的增益曲線及相位曲線,外接100 nF 電容。其帶寬約為1.77 kHz,相位裕度約為88.7°。

圖4 不同負載下環路穩定性仿真Fig.4 Simulation of loop stability under different loads

圖5 為快速瞬態響應環路的穩定性仿真,分別為負載0,100 和300 mA 的增益曲線及相位曲線。其帶寬最小約為1.2 MHz,可滿足快速的響應時間。

圖5 快速瞬態響應環路穩定性仿真Fig.5 Stability simulation of fast transient response loop

圖6 為在TT、FF、SS 工藝角下的負載瞬態響應仿真結果。無外接電容,負載在1 μs 內從0 mA 到300 mA 之間的跳變,其中TT 工藝角下的下沖與上沖電壓分別為68 mV 和74 mV,下沖與上沖恢復時間分別為1 μs 和1.2 μs。同時輸出響應曲線無振鈴現象,表明環路具有較高的相位裕度。

圖6 不同工藝角下負載瞬態響應Fig.6 Load transient response under different PVT

表1 為本文與其他文獻LDO 的性能參數對比。

表1 與其他文獻LDO 的性能對比Tab.1 Performance of the LDO comparison with other literatures

由表1 可知,本文的最大負載電流可達到300 mA,上沖和下沖電壓都較優,且過沖電壓最快在1 μs時間內恢復穩定,具有較好的瞬態響應。

3.2 電路版圖

電路基于5 V 0.35 μm CMOS 工藝設計,圖7 為電路版圖,其尺寸為608 μm×575 μm。

圖7 電路版圖Fig.7 Layout of the proposed circuit

3.3 測試結果

圖8 為負載瞬態響應的測試結果。無外接電容的情況下,負載1 μs 內在0～300 mA 之間跳變,下沖電壓約為67 mV,上沖電壓約為72.5 mV。

圖8 負載瞬態響應測試結果Fig.8 The test results of load transient response

4 結論

本文設計了一款最大負載為300 mA 的無電容型LDO。采用雙環路結構使主環路得到了較高的增益和較好的相位裕度。設計了快速響應環路,當負載突變時能夠快速穩定輸出電壓,從而改善了LDO 的瞬態特性。通過仿真及測試驗證:環路增益約為74.6 dB,相位裕度約為88.7°,負載跳變時輸出、過沖電壓小于75 mV。