一種低交叉調整率的多路輸出正激變換器設計方法

程紅麗，田富濤，李 勇，

(1.西安科技大學 通信與信息工程學院，西安 710054；2.西安恒為電氣科技有限公司 ，西安 710100)

電子技術的飛速發展，促使開關電源向高頻化、小型化、多路輸出方向發展[1-3]。由于正激變換器電路具有結構簡單，可靠性高等優點[4-6]，被廣泛應用于低壓大電流多路輸出的場合[7]，但多路輸出正激變換器存在交叉調整率問題[8-9]，例如，三路輸出正激變換器，一路給大功率器件供電，其余兩路給數字電路供電，原邊開關管的驅動脈沖占空比主要由大功率輸出路決定，這會導致原邊開關管占空比變化范圍較大，當功率路需求功率變化時，驅動脈沖占空比也會跟隨發生變化，直接影響數字電路供電不穩，從而導致芯片不能正常工作。造成多路輸出正激變換器交叉調整率問題的主要原因是副邊輸出功率不能合理控制以及輸出整流二極管的壓降不恒定[10]。大多數改善多路輸出開關電源交叉調整率的控制策略需要分主輔路[11-13]，主輸出路采用閉環反饋控制，輔路開環或權值低的閉環，當主輸出路負載發生變化時，主路需求功率發生變化，閉環反饋使得原邊輸入功率變化,變壓器輸出到輔路的功率變化，但輔路需求功率不變，使得輔路輸出電壓偏離期望電壓，輔路交叉調整率變大，電壓精度變低[14]。

目前，改善多路輸出正激變換器交叉調整率的方法主要有：優化變壓器[15]、加權反饋控制[16]、主輔路同步控制[17]等，這幾種控制策略都能夠在一定程度上改善交叉調整率；文獻[15]中提到的優化變壓器方法，通過減少變壓器漏感來改善交叉調整率，但是改善效果有限；文獻[16]利用加權反饋控制將整體的交叉調整率重新分配，使得各輸出路交叉調整率得到一定的改善，但不能有效改善系統整體的交叉調整率；文獻[17]提出了一種主輔路同步控制法,系統根據各路輸出功率的大小判定主輔路，主路輸出采用PID[18]控制調節，而輔路輸出采用電壓閉環控制，由于輔路控制精度不高，導致交叉調整率不能進一步改善。而功率分配控制策略[19]能從根本上改善多路輸出反激變換器的交叉調整率問題，但反激變換器與正激變換器原理不同，功率分配控制策略不能直接應用到多路輸出正激變換器拓撲[20-21]。為了從根本上改善多路輸出正激變換器的交叉調整率問題，文中提出了一種適用于多路輸出正激變換器的目標平均電流控制策略。并用該控制策略完成了某一軍品電源的設計，具體設計指標為：1)輸入電壓范圍：48～72 V;2)輸出24 V/2 A、12 V/2 A和5 V/1A;3)交叉調整率小于2%；4)輸出電壓精度小于2%；5)負載調整率小于1.5%；6)電壓調整率小于1.5%。

1 電路組成及控制策略

1.1 電路組成

目標平均電流控制的三路輸出正激變換器的電路原理，如圖1所示，在各輸出路的整流二極管和繞組之間串入了開關管來控制輸出電流，避免正激變換器工作在斷續模式時，儲能電感電流降為零，輸出電壓等于儲能電感輸入電壓。

圖1中VS為輸入直流電壓，VOi(i=1,2,3)為輸出電壓，IOi(i=1,2,3) 為輸出電流，S1為原邊開關管。SWi(i=1,2,3)為副邊開關管,Dfi(i=1,2,3)為續流二極管，Dri(i=1,2,3)為整流二極管，Voni(i=1,2,3)為續流二極管Dfi陰極節點電壓，Li(i=1,2,3)為三路輸出的儲能電感，Ci(i=1,2,3)為三路輸出濾波電容，RLi(i=1,2,3)為三路輸出所接輸出路負載，W5為變壓器T1的磁復位繞組。

圖1 目標平均電流控制的多路輸出正激變換器原理圖Fig. 1 Schematic diagram of multiple output forward converter controlled by target average current

1.2 目標平均電流控制的原理

為了便于目標平均電流控制，多路輸出正激變換器工作在斷續模式。當輸入為直流電壓VS時，原邊開關管S1和各輸出路整流管SWi同時導通，原邊輸入電流Ip和副邊儲能電感電流ILi波形如圖2所示，假設儲能電感電流IL1從0上升到ILm1時，VO1輸出路儲能電感平均電流IAV1等于目標平均電流IE1, 副邊整流開關管SW1截止，其導通時間為ton1,此時原邊電流Ip上升到Ipm1，原邊主開關S1繼續導通，由于副邊整流開關管SW1截止，副邊繞組W2上的電流變為零，輸入電流Ip從Ipm1迅速下降到Ipd1；由于其他兩路儲能電感電流繼續上升，輸入電流Ip從Ipd1再次開始上升。

圖2 變壓器原邊電流Ip和副邊儲能電感電流ILi波形示意圖Fig. 2 Schematic diagram of the waveforms of transformer primary current Ip and secondary energy storage inductor current ILi

同理，VO2輸出路儲能電感電流IL2上升到ILm2時，其儲能電感平均電流IAV2等于目標平均電流IE2，關斷整流開關管SW2，其導通時間為ton2，此時原邊電流Ip上升至Ipm2；由于整流開關管SW2截止，副邊繞組W3上的電流為0；原邊電流Ip從Ipm2迅速下降至Ipd2，由于VO3輸出路儲能電感電流繼續IL3上升，原邊電流Ip從Ipd2開始上升。

當VO3輸出路儲能電感電流IL3上升到ILm3時，其儲能電感平均電流IAV3等于目標平均電流IE3，此時關斷整流開關管SW3，其導通時間為ton3，由于副邊三路整流開關管都已截止，此時應關斷主開關管S1，原邊電流Ip下降為零，讓正激變換器T1進行磁復位。主開關導通時間ts等于最后截止的整流開關管導通時間ton3。為使得系統能正常磁復位，ts應小于T/2。

1.3 整流開關導通時間的計算

ARM對各路輸出電壓VOi(t)和輸出電流IOi(t)進行實時采樣，計算出各路的實時負載RLi(t)為

(1)

由各路輸出期望電壓VEi(t) (i=1,2,3)，結合各路實時負載RLi(t)，計算出各輸出路目標平均電流IEi(t) (i=1,2,3)為

(2)

由于多路輸出正激變換器工作在斷續模式，儲能電容Ci在一個周期內平均電流為0，所以使儲能電感周期平均電流IAVi(i=1,2,3)等于目標平均電流IEi，即實現輸出電壓的有效控制。

儲能電感峰值電流和平均電流，如圖3所示。通過能量面積法可以將儲能電感電流ILi(i=1,2,3)在儲能電感充放電時間tri(i=1,2,3)內能量面積等效成儲能電感平均電流IAVi在周期時間T內的能量面積[22-23]，如式(3)所示：

圖3 儲能電感峰值電流ILmi與平均電流IAVi示意圖Fig. 3 Schematic diagram of the peak current ILmi and the average current IAVi of the energy storage inductor

(3)

式中， 儲能電感充放電時間tri為儲能電感電流上升時間和下降時間之和，ILmi(i=1,2,3)為儲能電感的峰值電流。

根據伏秒平衡原理，儲能電感電流上升時間與峰值電流ILmi之間的關系為

(4)

式中，toni為第i路輸出整流開關管的導通時間。

當整流開關管關斷時，儲能電感電流下降時間toffi與峰值電流ILmi之間的關系為

(5)

式中，toffi為第i路輸出儲能電感電流下降時間。

聯立式(4)和式(5)，可得第i路儲能電感充電時間與其放電時間的比例系數Ki(i=1,2,3)為

(6)

式中，ni(i=1,2,3)為變壓器匝比。

聯立式(3)和式(6)可得：

(7)

式中，T為開關管周期。

根據目標平均電流控制原理，將目標平均電流IEi代入式(7)，并結合式(4)和式(6)可得：

(8)

獲得第i路輸出路整流開關管的導通時間toni為

(9)

在實際電路中需要考慮二極管的管壓降和線路損耗影響，假設Vsr為主開關管導通時的管壓降，VDri(i=1,2,3)為整流二極管Dri和整流開關管SWi的總壓降，VDfi(i=1,2,3)為續流二極管Dfi和線路阻抗的總壓降。可計算出第i路整流開關管導通時，續流二極管Dfi的陰極節點電壓Voni為

Voni=(VS-Vsr)/ni-VDri。

(10)

由續流二極管的陰極節點電壓Voni，結合壓降VDfi和期望輸出電壓VEi，計算得到第i路整流開關管導通時，儲能電感兩端的壓降VLi為

VLi=Voni-VEi-VDfi。

(11)

對式(9)進行修正，結果為

(12)

2 電路與程序設計

為了驗證上述理論分析的合理性，搭建實例樣機。實例樣機的輸入直流電壓VS為48～72 V，第1路輸出為24 V/2 Α,第2路輸出為12 V/2 Α，第3路輸出為5 V/1 Α。

2.1 硬件設計

硬件電路組成如圖1所示，對其中的正激變壓器參數、儲能電感參數、主開關管驅動電路、采樣電路進行了詳細設計。

2.1.1 正激變壓器設計

正激變壓器開關頻率為50 kHz，輸入功率最大為90 W。選取合適的磁芯型號，其材質為PC40，規格為EE40，工作磁通密度ΔB=0.2T，磁芯截面積Ae=127.0 mm2。

為保證最小輸入電壓VS,min時，電路能正常工作，變壓器原邊繞組與副邊繞組的匝比ni為：n1=1.33,n2=2,n3=4,nr=1,其中nr是磁復位繞組與原邊繞組的匝比。

根據磁芯的參數計算出原邊繞組匝數Np為

(13)

式中，ton,max為正激變壓器能正常磁復位情況下的開關管最大導通時間。

由式(13)求得原邊繞組匝數Np為16匝。由變壓器匝比ni與原邊匝數Np之間的關系，求得副邊繞組和磁復位繞組匝數為：NS1=12匝,NS2=8匝，NS3=4匝，Nr=16匝。

2.1.2 儲能電感設計

儲能電感Li(i=1,2,3)確保多路輸出正激變換器工作在斷續模式下，計算出臨界電感LCi(i=1,2,3)為

(14)

式中，IEi,max(i=1,2,3)為最大期望輸出電流，Vf為副邊整流管導通壓降。

儲能電感Li應滿足輸入電壓為VS,min時，電路能夠滿載工作，此為最惡劣情況。計算出最惡劣情況下的最大電感峰值電流Ipi,max(i=1,2,3),最大峰值電流Ipi,max與最大期望輸出電流IEi,max之間的關系為

(15)

聯立式(6)和式(15)可得

(16)

由式(16)可獲得最大電感峰值電流Ipi,max為

(17)

最后，儲能電感Li須滿足在最惡劣情況下，導通時間toni≤toni,max時，儲能電感電流ILi能夠上升到Ipi,max。滿足其條件，得到儲能電感Li為

(18)

由式(18)可確定三路輸出儲能電感值Li分別為14 μH、23 μH和 25 μH。

2.1.3 主開關驅動電路和采樣電路設計

主開關驅動電路采用脈沖變壓器隔離驅動[24]，如圖4所示，ARM產生的PWM波通過功率放大芯片MCP1402將高電平3.3 V,低電平0 V的脈沖波形，放大到高電平15 V，低電平0 V的脈沖波形，傳送到脈沖變壓器T2進行隔離驅動主開關管。

圖4 主開關驅動電路Fig. 4 Main switch drive circuit

電壓采樣電路為分壓電阻采樣，如圖5(a)所示，電壓采樣電路采用千分之一精密電阻分壓和電壓跟隨器組成。電流采樣電路采用CSM003A霍爾電流隔離采樣芯片和外圍電路組成，如圖5(b)所示。CSM003A的采樣精度為±0.7%，精密電阻R7的取值與霍爾電流傳感器的匝數比以及ARM的端口安全電壓有關。

圖5 采樣電路Fig. 5 Sampling circuit

2.2 軟件設計

STM32F103C8T6是一款基于ARM內核的微控制器，其ADC模塊分辨率為12位，ADC時鐘速率最大為14 MHz，具有16個外部通道，支持內置多個定時器，能夠同時輸出多路PWM波。具有采樣精度高、內置多個定時器、低功耗和DMA等特性，能夠滿足基于文中方法的多路輸出正激變換器的設計要求(ADC分辨率位數≥10；ADC時鐘頻率≥4 MHz；ADC通道數≥7；PWM輸出路數≥4)。

主函數的程序流程如圖6所示。系統初始化完成后，對輸入電壓VS(t)、輸出電壓VOi(t)和負載電流IOi(t)進行實時采樣，通過式(1)和式(2)計算出三路的實時負載RLi(t)和目標平均電流IEi，將參數導入式(12)計算出各輸出路整流開關管的導通時間toni，其最大導通時間為tmax,主開關導通時間ts等于tmax；由于正激變壓器有少量漏感和線路損耗無法避免，可以適當調節開關管導通時間toni，使得各路輸出電壓VOi更加趨近期望電壓VEi，更新PWM波占空比Di(i=1,2,3)，最后輸出PWM波控制開關管的截止，實現各路輸出電流的合理控制，以及各路輸出電壓VOi等于期望電壓VEi。

圖6 主函數的程序流程圖Fig. 6 Program flow chart

3 實驗結果測試

實驗對各路輸出的交叉調整率和輸入電壓調整率等進行了測試。

3.1 交叉調整率測試

設定輸入電壓VS為60 V時,VO1輸出路帶載不變，改變VO2和VO3輸出路的負載值。觀察輸出電壓VO1的變化情況如表1所示。

表1 VO1隨VO2和VO3輸出路負載變化的測試結果

由表1結果可以獲得VO1輸出路的交叉調整率為1.5%。同理，可以獲得VO2受VO1和VO3輸出路負載變化影響的測試結果，實驗數據如表2所示。

表2 VO2隨VO1和VO3輸出路負載變化的測試結果

由表2可以獲得VO2輸出路的交叉調整率為1.4%。同理，獲得VO3受VO1和VO2輸出路負載變化影響的測試值，實驗數據如表3所示。

表3 VO3隨VO1和VO2輸出路負載變化的測試結果

由表3可以獲得VO3輸出路的交叉調整率為1.6 %。由表1、表2和表3可獲得各輸出路的交叉調整率不超過1.6%。將文中方法和參考文獻中提到的其他控制方法作了比較，結果如表4所示。

表4 幾種控制策略的交叉調整率對比

文中提出的目標平均電流法改善效果優于文獻[12]、文獻[13]、文獻[16]和文獻[17]，與文獻[19]改善效果相當，但是輸出功率高于文獻[19]中實例，且測試時輸出功率變化值高于文獻[19]。

3.2 輸入電壓調整率測試

在三路輸出負載RLi不變的情況下，調節輸入電壓VS在48 ～72 V之間變化，得到三路輸出電壓VOi的變化情況，實驗結果如表5所示。

表5 輸入電壓調整率測試結果

由表5中數據可以得出VO1、VO2和VO3的輸入電壓調整率分別為0.9%、1.1%和1.4%。

綜合以上測試數據可以得出，VO1的輸出電壓精度為1.5%，VO2的負載調整率為1.3%；VO2的輸出電壓精度為1.4%，VO3的負載調整率為1.2%；VO3的輸出電壓精度為1.6%，VO1的負載調整率為1.1%。

3.3 實驗波形測試

在輸入電壓VS等于48 V的情況下，三路輸出VO1、VO2和VO3的負載分別為56 Ω、24 Ω和10 Ω時，分別對主開關S1驅動波形、三路整流開關管SWi驅動波形、儲能電感電流IL2波形和變壓器原邊電流Ip波形及輸出電壓VO2波形進行測試。

3.3.1 開關驅動波形測試

通過式(12)，計算得到開關管導通時間ton1為4.4 μs,ton2為5.6 μs,ton3為8.2 μs，主路開關管導通時間ts為8.2 μs。測得主開關管驅動波形和三路整流開關管驅動波形如圖7所示。由圖7可知，整流開關管Swi的驅動波形分別為A、B、C，主開關管S1的驅動波形為D，可以測得整流開關管的導通時間toni分別為4.4 μs、5.5 μs和8.2 μs，主開關管導通時間ts為8.3 μs，與理論計算值基本一致。

圖7 四路開關的驅動實驗波形Fig. 7 Switch drive waveform

3.3.2 電感電流和輸出電壓波形測試

以VO2輸出路為例，期望輸出電壓VE2為12 V,實驗時接入實時負載24 Ω，目標平均電流IE2為0.5 A。由式(12)計算出ton2的理論值為5.6 μs，將ton2的理論值代入公式(4)獲得儲能電感峰值電流ILm2的理論值約為2.2 A。

實驗測得原邊輸入電流Ip、儲能電感電流IL2和輸出電壓VO2的波形分別如圖8中E、F、G所示,與理論分析波形基本一致。整流開關管導通時間ton2為5.5 μs，儲能電感電流IL2的峰值為2.18 A，都與理論計算值基本相符。同時，由圖可測得輸出電壓VO2為11.96 V，與期望輸出電壓VE2也基本一致，可獲得較高的電壓精度。

圖8 Ip、 IL2和 VO2的實驗波形Fig. 8 Waveforms of Ip, IL2 and VO2

4 結束語

文中提出了一種低交叉調整率的多路輸出正激變換器設計方法。由ARM根據硬件參數、實時輸入電壓、各路期望輸出電壓以及實時負載獲得主開關和各路整流開關的合理導通時間并加以控制，實現各路輸出電壓等于輸出期望電壓，有效解決了交叉調整率問題。為使電路能在最惡劣情況下正常工作，詳細分析了儲能電感和正激變壓器的設計方法，在有效改善交叉調整率的基礎上，實現了較高的電壓精度。