一種繼電保護控制裝置掉電保護設計

南京國電南自自動化有限公司 陳繼洪

國家的碳中和、碳達峰戰略計劃頒布后，能源領域針對自身特點，將發展水電、風電及分布式光伏發電等清潔環保發電方式作為重要工作，面對越來越多樣化的安裝環境，繼電保護控制裝置的環境適應性、可靠性要求也越來越高。繼電保護控制裝置發生供電電壓跌落現象時，裝置內的存儲器件可能會出現誤擦除、誤寫入等問題，這將極有可能導致整個繼電保護裝置工作異常、無法啟動等嚴重故障。按照《GB/T 14598.26量度繼電器和保護裝置》第26部分電磁兼容的要求，繼電保護裝置在發生供電電壓暫降、瞬斷時，允許出現暫時性功能喪失，但要求在故障消失后能自恢復。

針對這一問題，相關學者的研究已經取得了一定的成果，文獻[1]闡述對比了備份文件方式和高可靠性系統設計兩種方案解決繼電保護裝置意外掉電破壞參數問題的優缺點；文獻[2]對eMMC 進行可靠性特性分析，針對常見的掉電失效模式提出了文件系統感知的磨損均衡、依據數據的屬性合理映射分區、減少寫入次數以及降低寫放大效應等措施；文獻[3]公開了一種應用于非易失性存儲器件的硬件掉電保護方案，通過主備分區的冗余設計，以備份標志、備份次數為依據進行掉電保護更新。

以上幾個文獻公開的方案主要是從存儲器工作過程中進行軟件備份或者規避，無法解決電壓波動引起的存儲器件誤操作問題。針對這一場景本文提出了一種低成本、高可靠性的硬件掉電保護電路設計方案，在發生供電異常時通過控制存儲器件外部硬件寫保護管腳屏蔽寫操作來保護數據，文中經過理論分析和仿真驗證，可以有效的解決該場景下誤操作問題。

1 硬件架構設計

Nor Flash 一般用于存放繼電保護控制裝置CPU 處理器正常工作所需的BIOS 程序，是非常重要的一個存儲器件，一旦出現存儲數據改寫或者丟失就會導致整個繼電保護裝置無法啟動，下文就以Nor Flash 為例進行分析和研究。

1.1 存儲芯片功能簡介

Nor Flash 芯片常用SPI 接口，包括設備選擇線、時鐘線、串行輸出數據線、串行輸入數據線4根信號線。芯片廠家在設計時考慮到Nor Flash 容易發生存儲數據改寫、丟失等問題，在芯片內部集成了寫保護功能，可以通過外部寫保護管腳WP#和內部寄存器配合實現大部分場景下的存儲數據保護功能，以兆易創新GD25Q64C 系列Nor Flash 為例，其芯片內置寫保護功能可以歸納成表1所示的真值表。目前業界常用的寫保護管腳WP#接法是外部硬件寫保護不使能，交由軟件通過寫使能位WEL 進行寫使能控制。但是這種方案在芯片發生供電波動、掉電等異常場景時芯片本身工作狀態不正常，軟件寫控制功能無法生效。

表1 Nor Flash 寫保護功能真值表

1.2 掉電保護電路架構

存儲器件在供電不穩定時SPI 接口信號線狀態是不確定的，有可能會觸發錯誤的讀寫操作，導致存儲數據發生改寫、擦除等嚴重故障。針對這一問題，本文提出了一種低成本、電路簡單的硬件掉電保護電路設計方案，在繼電保護裝置上電、下電以及供電欠壓時，通過使能存儲器件硬件寫保護管腳WP#，屏蔽掉所有的軟件寫操作，保證不發生誤操作。

本文提出的硬件掉電保護電路設計方案架構如圖1(a)，該設計方案架構由欠壓檢測模塊、看門狗復位模塊、外部信號采集模塊以及信號匯總模塊組成。其中，欠壓信號、復位信號和故障信號都是低電平有效，經過信號匯總模塊“與”操作后產生用于控制存儲器件外部硬件寫保護管腳WP#的控制信號，只有在欠壓信號、復位信號和故障信號都為高電平正常狀態時存儲器件的外部硬件寫保護功能才是不使能狀態，此時才能對存儲器件發起寫入操作。

欠壓檢測模塊如圖1(b)所示，遲滯比較器電路構成了電壓檢測電路，小信號mos 管構成極性翻轉電路，用于監控存儲器件的供電電壓狀態。當供電電壓高于設定的閾值時輸出的控制信號翻轉成高電平正常狀態。看門狗復位模塊在CPU 處理器系統中比較常見，主要用于系統程序跑飛時產生復位信號，使得CPU 處理器復位后恢復正常工作狀態，此處將看門狗復位信號引過來是規避CPU 處理器狀態異常時發起的未知隨機操作，不額外增加電路成本。外部信號采集模塊用于采集其他關聯裝置送過來的故障信號做聯動處理，此模塊為可擴展模塊。

信號匯總模塊如圖1(c)所示，使用3個二極管組成“線與”電路，只有當3個輸入信號都為高電平，即無異常狀態時輸出信號才會是高電平狀態，后級的存儲器件才能正常進行寫操作。

圖1 硬件掉電保護電路

2 參數設計及仿真驗證

本文提出的硬件掉電保護電路欠壓保護動作點和恢復點可以根據實際場景進行設定。圖1(b)中控制信號由低電平翻轉到高電平時，供電電源Vih可以用如下公式表示：Vih=R3/(R2+R3)×VREF-R2/(R2+R3)×VL（1），式中，VREF為參考電壓值，VL為比較器供電負電壓；圖1(b)中控制信號由高電平翻轉到低電平時，供電電源Vil可以用如下公式表示：Vil=R3/(R2+R3)×VREF-R2/(R2+R3)×VH（2），式中，VREF為參考電壓值，VH為比較器供電正電壓；綜合公式(1)(2)，回差電壓ΔV 可以表示為：ΔV=R2/(R2+R3)(VH-VL)（3）。

結合應用場景，參考電壓VREF取2.5V，比較器供電正電壓VH取3.3V，比較器供電負電壓VL取0V；設定門限電壓Vil和Vih分別為2.97V 和3.25V，回差電壓ΔV 為0.28V。將以上參數值代入公式(1)(2)(3)，計算得到圖1(b)中電阻R1、R2、R3和R8的阻值分別為1kΩ、1kΩ、20kΩ 和3.74kΩ。為了驗證本文提出的低成本、高可靠性硬件掉電保護電路設計方案的可行性，按照章節2設計的參數，搭建仿真模型。

仿真波形如圖2所示，圖2(a)為存儲器件寫保護管腳WP#僅由供電電源VCC 檢測結果控制的波形，可以看到VCC 上電時電壓達到約3.25V 后WP#信號翻轉為高電平，存儲器件可以進行寫操作；當VCC 掉電時只要檢測到電壓低于正常值（2.95V）就會拉低WP#，存儲器件無法進行寫操作；圖2(b)為存儲器件寫保護管腳WP#由欠壓信號、復位信號和故障信號同時控制的波形，可以看到只有3個控制信號都是高電平正常狀態時WP#才翻轉為高電平，可以進行寫操作；當有一個控制信號為低電平異常狀態時，WP#立刻翻轉為低電平，存儲器件無法進行寫操作。仿真結果證明了本文所提硬件掉電保護電路的可行性。

圖2 仿真結果

3 結論

所提的低成本、高可靠性的硬件掉電保護電路可以設定欠壓點和保護回差值，并在檢測到欠壓故障或者其他需要動作的異常時，控制WP#管腳禁止寫操作，保證存儲芯片內數據不被改寫或誤擦除，可以有效解決繼電保護設備掉電后無法啟動問題；所提的低成本、高可靠性的硬件掉電保護電路可以應用于各類存儲芯片掉電保護，在電力裝置、通信設備和工業控制設備等領域有一定借鑒意義。