基于大功率可控硅芯片SCR的失效分析研究*

王 敦 張凱虹 萬永康

（中國電子科技集團(tuán)公司第五十八研究所 無錫 214035）

1 引言

多功能、微型化以及集成度高的芯片已經(jīng)成為發(fā)展趨勢(shì)，由于使用環(huán)境要求越來越高，芯片失效率也逐年增加，電子產(chǎn)品的可靠性逐漸成為質(zhì)量管理的焦點(diǎn)。失效分析技術(shù)是一門發(fā)展中的新興學(xué)科，在國外主要應(yīng)用在汽車電子、航空電子等高科技技術(shù)領(lǐng)域，需要結(jié)合物理、金相和化學(xué)等多學(xué)科交叉進(jìn)行分析。利用失效分析技術(shù)可以管控電子元器件質(zhì)量，提高電子元器件以及電子控制系統(tǒng)的可靠性［1］。在產(chǎn)品研發(fā)和生產(chǎn)整個(gè)項(xiàng)目生命周期各個(gè)環(huán)節(jié)都可能發(fā)生產(chǎn)品失效等問題，20世紀(jì)初，汽車工業(yè)首先將失效分析技術(shù)FMEA作為對(duì)汽車電子設(shè)計(jì)和生產(chǎn)制造的質(zhì)量評(píng)審一部分［2］。隨后，1993年，美國質(zhì)量汽車工業(yè)協(xié)會(huì)制定了失效分析技術(shù)FMEA第一版本手冊(cè)。隨著汽車電子技術(shù)的發(fā)展，F(xiàn)MEA被細(xì)分為設(shè)計(jì)階段的DFMEA和生產(chǎn)階段的PFMEA［3］。這就為電子產(chǎn)品失效分析提供了技術(shù)支持，PCB已經(jīng)成為電子信息產(chǎn)品的最為重要的一部分，但是由于設(shè)計(jì)和工藝的原因，PCB在生產(chǎn)和應(yīng)用過程中存在大量的失效問題。其中大功耗的可控硅芯片SCR已經(jīng)是PCB上失效頻率最高的元器件［4］。本文基于PCBA主控板上可控硅芯片SCR進(jìn)行失效分析，通過I-V電學(xué)復(fù)測(cè)、X-Ray射線、C-SAM超聲以及SEM等失效分析測(cè)試設(shè)備，確定器件失效的模式，分析造成器件失效的機(jī)理，定位失效點(diǎn)并查找失效原因，并提出設(shè)計(jì)優(yōu)化建議。為PCBA電控板可靠性設(shè)計(jì)與失效分析提供了一定的參考依據(jù)。

2 案例背景分析

根據(jù)用戶提供失效信息，該器件為PCBA主控板上可控硅芯片，在整機(jī)使用過程中失效，經(jīng)拆機(jī)確認(rèn)T1和T2端口短路失效，且PCB板上無其它元器件失效現(xiàn)象，SCR器件如圖1所示。通過對(duì)失效器件進(jìn)行電學(xué)測(cè)試、物理和化學(xué)試驗(yàn)，確定器件失效的模式，分析造成器件失效的機(jī)理，定位失效點(diǎn)并查找失效原因，為電路設(shè)計(jì)優(yōu)化，提高電子產(chǎn)品可靠性具有十分重要的作用。芯片失效分析流程主要包括外觀檢查、電學(xué)復(fù)測(cè)、X-Ray射線測(cè)試、超聲C-SAM測(cè)試，開封測(cè)試，去層分析等［5］。

圖1 雙向可控硅芯片SCR實(shí)物照片正面（左）及反面（右）

3 測(cè)試結(jié)果與分析

3.1 器件外觀檢查與分析

對(duì)失效器件進(jìn)行外觀檢查，如圖1所示，器件從PCBA板上解焊后，表面存在殘留的膠體，引腳處存在多余的錫焊料。與良品對(duì)比，失效樣品表面標(biāo)識(shí)清晰，器件封裝結(jié)構(gòu)正常，未見破損、凸起、裂痕等明顯異常形貌。

3.2 器件電學(xué)參數(shù)測(cè)試與分析

對(duì)器件進(jìn)行電學(xué)參數(shù)復(fù)測(cè)，分別測(cè)試主電極和控制極之間電性能參數(shù)，檢查T1、T2和G極間是否存在功能異?，F(xiàn)象，如圖2所示?？捎蒊-V特性曲線圖看出，在+/-0.2V區(qū)間內(nèi)，失效樣品呈現(xiàn)出阻性，與正常器件對(duì)比，I/V變化曲線超過30%不同。同時(shí)，對(duì)地電阻測(cè)試結(jié)果如表1所示，G（+）→T2電阻值為170Ω，T1（+）→T2電阻值為7Ω，而正常器件電阻值在MΩ級(jí)別，TR1器件G和T1電極均與T2電極短路，說明器件內(nèi)部損壞［7］，為了進(jìn)一步研究失效結(jié)果，確定失效的位置。對(duì)芯片進(jìn)行無損X-Ray射線測(cè)試。

圖2 SCR器件電學(xué)I-V測(cè)試結(jié)果

表1 功能正常與異常器件電學(xué)參數(shù)測(cè)試結(jié)果

3.3 器件X-Ray射線測(cè)試與分析

對(duì)失效器件進(jìn)行X-Ray射線測(cè)試，由圖3可知，封裝內(nèi)部框架清晰，無異物粘結(jié)，芯片結(jié)構(gòu)完整，芯片DIE與基底之間的粘結(jié)料存在溢出現(xiàn)象，主要是在貼片DIE工藝時(shí)，粘結(jié)料溢出導(dǎo)致，根據(jù)法規(guī)標(biāo)準(zhǔn)要求，并不影響器件功能［8］。

圖3 失效器件X-Ray測(cè)試結(jié)果俯視圖（左）和側(cè)視圖（右）

3.4 器件C-SAM超聲測(cè)試與分析

為了進(jìn)一步確認(rèn)器件內(nèi)部是否存在缺陷，檢查引線鍵合和芯片是否存在分層、模塑化合物的空洞和裂紋、引線框架以及芯片的粘接區(qū)域缺陷，采用超聲C-SAM掃描測(cè)試分析［9］。測(cè)試結(jié)果見圖4，圖中黃色區(qū)域表明，SCR器件芯片鍵合絲區(qū)域的引腳出現(xiàn)異常。芯片的引線鍵合區(qū)主要受到引線焊接材料穩(wěn)定性不足以及容易氧化、硬度和彎曲度變化等影響［10］。

圖4 失效器件超聲C-SAM測(cè)試結(jié)果正視圖（左）和放大圖（右）

3.5 器件開封測(cè)試與分析

對(duì)器件無損開封后進(jìn)行內(nèi)部檢查，檢查內(nèi)部材料、結(jié)構(gòu)是否存在缺陷，內(nèi)部引線鍵合絲是否損傷，內(nèi)部芯片是否存在破損、腐蝕、過電壓擊穿或過電流過熱等異常形貌［11］。測(cè)試結(jié)果見圖5，對(duì)失效樣品進(jìn)行化學(xué)開封，暴露出芯片DIE以及鍵合引線，在光學(xué)顯微鏡下觀察，芯片采用的鍵合絲是硅鋁絲，開封后保留完整，未見到脫落損壞等現(xiàn)象。芯片表面邊緣存在燒毀等異常形貌。說明器件使用過程中受到過壓或過流過熱等應(yīng)力沖擊［12］。

圖5 失效器件開封測(cè)試結(jié)果正視圖（左）和放大圖（右）

3.6 器件開封后SEM測(cè)試與分析

下面通過SEM電鏡測(cè)試觀察，進(jìn)一步對(duì)芯片內(nèi)部進(jìn)行分析。如圖6所示，芯片表面及邊緣有黑色物質(zhì)，芯片表面T1電極附近出現(xiàn)燒熔痕跡，且伴隨有圓形坑狀形貌。對(duì)器件化學(xué)腐蝕掉表面金屬電極，去掉鈍化層后，可以觀察到PN結(jié)交界處有熱熔等異常形貌［13］。此外芯片表面的其它區(qū)域未見有明顯的異常和缺陷，如圖7所示。

圖6 失效器件電鏡S4EM測(cè)試結(jié)果

圖7 失效器件去層后表面測(cè)試結(jié)果

根據(jù)能譜EDS分析，見圖8，測(cè)試結(jié)果顯示芯片燒熔處主要成分為Si，O還有少量AL。芯片燒熔區(qū)域混合有SiO2塑封填充料成分，結(jié)合熔融形貌，判斷金屬和塑封料中球狀SiO2顆粒出現(xiàn)高溫互溶現(xiàn)象［14］。通過對(duì)器件進(jìn)行外觀檢查、X射線檢查、無損開封、內(nèi)部目檢試驗(yàn)后得出以下結(jié)論，該器件T1和T2兩端電極短路，可能由于過電應(yīng)力引起芯片出現(xiàn)局部燒熔后導(dǎo)致失效［15］。芯片內(nèi)部的燒痕斑點(diǎn)主要出現(xiàn)在PN結(jié)相鄰區(qū)域，當(dāng)芯片輸入端受到過電應(yīng)力時(shí)，正常門極觸發(fā)導(dǎo)通，導(dǎo)通區(qū)域不能迅速擴(kuò)展，門極區(qū)域局部溫度將快速升溫，由于硅材料的比熱容和熱傳導(dǎo)率都比較小，當(dāng)輸入端的電流上升率迅速過大，PN結(jié)交接處就會(huì)因?yàn)檫^度的局部溫升而產(chǎn)生的熱量燒毀［16］。由瞬態(tài)過電應(yīng)力破壞器件的溫度主要集中在1100℃～1300℃之間，溫度低于硅熔點(diǎn)（1412℃）。這主要由兩種因素造成：其一是在導(dǎo)通區(qū)和未導(dǎo)通區(qū)之間存在很高的溫度梯度，能使硅片局部受到的熱應(yīng)力作用，造成硅片損壞；其二是，當(dāng)溫度超過600℃時(shí)，與硅片接觸的金屬電極就會(huì)與硅產(chǎn)生熔融的混合體，使器件發(fā)生短路。綜合以上分析結(jié)果可知，可控硅芯片內(nèi)部的損傷主要是過電應(yīng)力瞬間沖擊下導(dǎo)致。造成芯片過電失效的原因有很多，在PCB電路設(shè)計(jì)中，盡量減少電源本身所產(chǎn)生的干擾源對(duì)可控硅芯片造成的損傷，利用抑制干擾的方法或產(chǎn)生干擾較小的元器件和電路，并進(jìn)行合理布局；其次是通過接地、濾波、屏蔽等技術(shù)抑制電源的EMI，主要包含以下設(shè)計(jì)：1）較少dv/dt和di/dt（降低其峰值、減緩其斜率）；2）壓敏電阻的合理應(yīng)用，以降低浪涌電壓；3）阻尼網(wǎng)路抑制過沖；4）采用軟恢復(fù)特性的二極管，以降低高頻段EMI；5）有源功率因數(shù)校正，以及其他諧波校正技術(shù)；6）采用合理設(shè)計(jì)的電源線濾波電器。

圖8 芯片DIE表面成分EDS測(cè)試結(jié)果

4 結(jié)語

本文針對(duì)PCBA主控板上可控硅芯片SCR進(jìn)行失效分析，通過I-V電學(xué)復(fù)測(cè)、X-Ray射線和C-SAM超聲以及SEM等失效分析測(cè)試設(shè)備，確定器件失效的模式，分析造成器件失效的機(jī)理，定位失效點(diǎn)并查找失效原因，并提出設(shè)計(jì)優(yōu)化建議。為PCBA電控板可靠性設(shè)計(jì)與失效分析提供了一定的參考依據(jù)。