功率管高頻驅動回路參數優化研究

謝佳明,金建輝,謝鶴齡,楊 寬,李盛洪

(昆明理工大學信息工程與自動化學院，云南 昆明 650500)

0 引言

對于功率電路而言，提高工作頻率有利于提高效率、減小電路體積，因此高頻一直是功率電路的發展方向。目前，提高頻率的方法主要有兩種。一是從功率管著手，通過更新迭代新技術、新材料的應用縮小其輸入電容大小，例如最新絕緣柵雙極型晶體管(insulated gate bipolar transistor,IGBT)芯片以厚銅替代鋁材，并且在第五代產品基礎上改進溝槽柵結構，輸入電容較前代產品從十幾納法到現在的幾納法甚至更小，且具有更強的耐壓能力、應力承受能力。二是從驅動電路著手，設計具備反饋檢測、保護電路等驅動功率增強的電路，提升工作頻率及其可靠性[1]。2019年，徐俊設計一種IGBT閉環驅動芯片，通過分階段控制IGBT開關過程，在保證IGBT電流、電壓過沖安全的情況下，以最大的電流驅動IGBT，負載接10 nF電容測試下，輸出驅動電流約為±2.5 A,實現驅動頻率約為50 kHz[2]。2019年，許東升利用半橋驅動方式，在負載接1 nF電容測試下，驅動電流峰值為2.8 A，實現驅動頻率為500 kHz[3]。

本文基于功率管有源等效模型，對功率管驅動回路參數進行理想化建模、分析和仿真。從理論上分析了驅動回路參數值對功率管高頻工作的影響，提出一種在不改變功率管及驅動電壓的情況下，通過優化驅動回路參數和提升驅動電路性能(即優化驅動電路拓撲)大幅提升驅動電路輸出電流、減小驅動電路延時和加固驅動電路電磁兼容(eletromagnetic compatibility,EMC)的設計。該設計可有效提高功率管工作頻率及其可靠性。通過仿真和自主設計的驅動電路驅動IGBT管的實測，證明這些綜合措施有一定效果。本文以Infineon中FS75R12KT3模塊為例，通過PLECS軟件仿真，驗證了優化后的驅動回路參數可有效提高IGBT管開關頻率，且可靠性顯著增強。

1 IGBT有源等效驅動回路模型

IGBT有源等效驅動回路如圖1所示。

圖1 IGBT有源等效驅動回路Fig.1 IGBT active equivalent drive loop

圖1中：Rg為串聯柵極電阻；L1為柵極引線等效電感;Rge為并聯柵射電阻;Lg、Lc、Le分別為柵極、集電極、發射極寄生電感;Cge、Cgc、Cce分別為柵射、柵集、集射寄生電容[4]，Cgc隨外加電壓變化;Rgin為內部柵極電阻，集射可等效為一個壓控電流源;Uin為驅動信號。

輸入電容Cies為：

Cies=Cge+Cgc

(1)

驅動回路中除電阻Rg、Rge及電容Cies，其余皆為寄生參數，在IGBT選型及走線后無法改變。Rg控制IGBT開關速度及消振。柵射氧化膜耐壓差，Rge的作用是避免氧化膜被靜電擊穿[5-6]。通常取Rg為10 Ω，Rge為10 kΩ(下文將此二值稱為傳統參數)。Cies電壓決定IGBT的開關狀態，即IGBT的開關是驅動電流對Cies充放電。開通過程中，當Cies上電壓充至IGBT門檻電壓時，IGBT微導通。此時，導通損耗大、管壓降大。通常，在Cies上電壓充至12 V時，認為其處于完全導通狀態。此時，管壓降最低、損耗最小。不考慮寄生參數時，驅動回路中影響工作頻率的主要有Rg、Rge和Cies。因此，可將驅動回路模型進一步理想化。下文對驅動回路理想化模型進行分析。

2 理想驅動回路模型分析

2.1 理想開通回路模型分析

基于上述分析，驅動回路的理想開通回路模型如圖2所示。圖2中：Uc為Cies電壓；Uin為驅動電路輸出的驅動電壓；Ig為驅動電路輸出的驅動電流；Ige、Ic分別為流經Rge、Cies的電流；SW為開關。SW閉合時，模擬Ic對Cies充電直至12 V，開通過程完成。

圖2 理想開通回路模型Fig.2 Ideal open loop model

設Cies初始狀態為0。當SW閉合后，根據拉氏變換對Cies進行暫態分析，再反變換轉換為時域Ig(t)。其式為：

(2)

Uc(t)為：

(3)

Cies取模塊FS75R12KT3的輸入電容5.3 nF。當IGBT開關頻率達1 MHz時，半個周期為500 ns。保留充足的死區時間，設為100 ns，有效高電平脈寬為150～200 ns，剩余脈沖上升、下降沿時間為200～250 ns。由于分析的是理想回路模型，不考慮實際存在的寄生參數，為保留充足余量，開通波形上升沿時間t取50 ns較為理想[7-8]。如果t取值大于50 ns，則會造成實際電路開通不可靠，使得頻率達不到1 MHz[9-10]。因此，下述皆按照50 ns為上升沿時間進行分析。

當Uin=12 V、Rge=10 kΩ、Cies=5.3 nF，根據式(2)得到不同Rg值對應的、0時刻的Ig值，根據式(3)得到t=50 ns時刻的Uc值。Rg和Ig、Uc的對應關系如表1所示。

表1 Rg和Ig、Uc的對應關系Tab.1 Correspondence between Rg and Ig、Uc

由表1可知，Rg的減小有利于電容快速充電，所以對驅動回路參數進行優化，Rg取值為0.5 Ω，Rge取值為8 Ω(下文將此二值稱為優化參數)。同時也可看出，Rg的減小使Ig增大。當Rg=0.5 Ω時，初始電流Ig=24.0 A。這對驅動電路輸出初始驅動電流提出了更高的要求。而在如此高頻且大電流輸出的情況下，現有的驅動電路中的寄生參數會引發振蕩、延時、EMC問題，使驅動電路不穩定且無法使IGBT管工作在1 MHz。

當Uin=12 V、t=50 ns時，可根據式(3)得出傳統參數下不同Cies對應的電壓Uc1，以及優化參數下對應的電壓Uc2。不同Cies對應的電壓如表2所示。

表2 不同Cies對應的電壓Tab.2 Voltages corresponding to different Cies

由表2可知，Cies的減小有利于電容快速充至驅動電壓，所以減小Cies一直是IGBT提高頻率的發展方向。此外，在驅動電路相同及Cies大小相同的情況下，優化參數較傳統參數更有利于IGBT的快速、完全開通。

當Uc=11.9 V,t=50 ns、Cies=5.3 nF時，根據式(3)計算傳統參數及優化參數下，不同Uin對應所耗時間，分別為t1、t2。不同Uin對應的耗時如表3所示。

表3 不同Uin對應的耗時Tab.3 Time consumption corresponding to different Uin

由表3可知，傳統參數下增大Uin有利于Cies快速充至驅動電壓，但改善不顯著。綜合分析可知，在Cies及Uin一定的情況下，唯有優化驅動回路參數才能使Cies快速充至12 V。

2.2 理想關斷回路模型

與開通過程相反，IGBT關斷過程的實質是驅動電流對Cies進行放電。理想關斷回路模型如圖3所示。

圖3 理想關斷回路模型Fig.3 Ideal turn-off loop model

圖3中：I′g為驅動電路輸出的泄放電流；I′ge、I′c分別為流經Rge、Cies的電流；U′c為Cies兩端電壓；U′in為驅動電路輸出的關斷電壓。當SW閉合時，U′c放電至約為0 V，關斷過程完成。

初始值U′c=12 V、Cies=5.3 nF時，當U′c放電至0.1 V，傳統參數下不同U′in所耗時間為t′1、優化參數下所耗時間為t′2。不同U′in對應的耗時如表4所示。

表4 不同U′in對應的耗時Tab.4 Time consumption corresponding to different U′in

由表4可知，在驅動回路參數不變的情況下，U′in為負值可加快電容放電；在U′in不變的情況下，優化參數較傳統參數可明顯加快電容放電速度。

2.3 驅動回路中傳統參數與優化參數對比分析

鑒于上述數據對比分析，可得出以下結果。

①在驅動電路確定的情況下，提升IGBT工作頻率有提高驅動電壓、減小輸入電容及優化驅動回路參數3種方法。驅動電壓受限于柵射氧化膜耐壓值，所以提高幅度有限。輸入電容與IGBT材料、加工及選型有關，而我國IGBT的生產、創新較為落后，所以在IGBT選型確定后，優化驅動回路參數可有效提高工作頻率，即減小Rg、Rge的阻值。表1～表4的數據表明，此法更為實用、有效。

②通過參數優化后的驅動電路，對驅動電路輸出的初始瞬態電流能力提出了更高的需求；同時，在高頻、大功率負載情況下，由于EMC、分布參數、寄生參數的影響，對驅動電路的穩定性也提出了更高的需求。對此，需要對驅動電路拓撲進行優化，例如將傳統的全橋或半橋驅動拓撲結構換成不對稱式圖騰柱結構，以增強瞬態驅動電流；選用功率大、延時小、額定電流大的三極管作為驅動管；通過印刷電路板(printed circuit board,PCB)多層板布局，將信號回路面積最小化，完善EMC、信號完整性(signal integrity,SI)及電源完整性(power integrity,PI)，以增強驅動電路及驅動回路的整體抗干擾能力。

3 驅動回路的仿真及實測分析

3.1 理想驅動回路仿真分析

使用電力電子領域較為專業的PLECS軟件進行仿真。理想驅動回路Uc仿真電路如圖4所示。

圖4 理想驅動回路Uc仿真電路Fig.4 Simulation circuit of ideal drive circuit Uc

圖4中：Pulse與Uin組成一個頻率為1 MHz、高電平為12 V、低電平為0 V或-5 V、占空比為50%的方波發生器，用于模擬驅動電路輸出的驅動波形。器件Um1與Scope組成一個測量Cies兩端電壓(即Uc)的示波器。當方波發生器為高電平時，即開通過程，其對Cies的充電原理如圖2所示。當方波發生器為低電平時，即關斷過程，其對Cies的放電原理如圖3所示。

3.2 仿真結果

當方波發生器以高電平/低電平對Cies作充/放電時，理想驅動回路開通和關斷時的Uc波形如圖5所示。當方波發生器為12 V時，傳統參數及優化參數開通過程Uc對比波形如圖5(a)所示，可見相較傳統參數，優化參數后Uc幾乎垂直上升，即優化參數比傳統參數更有助于IGBT管快速開通，與表1數據所得結論相符。當方波發生器為低電平對Cies放電時，示波器波形如圖5(b)所示，可見驅動電路輸出-5 V時與0 V時相比，Cies放電更快，即IGBT管關斷更快。圖5(c)是低電平為-5 V時傳統參數及優化參數波形對比，可見優化參數中Cies放電速度快于傳統參數，即優化參數較傳統參數更利于IGBT管關斷，與表4數據所得結論相符。

圖5 理想驅動回路開通和關斷時的Uc波形Fig.5 Uc waveforms when ideal drive circuit on and off

3.3 實際參數等效柵射端電壓仿真分析

實際驅動回路GE端電壓仿真電路如圖6所示。

圖6 實際驅動回路GE端電壓仿真電路Fig.6 Simulation circuit at GE end of actual dive circuit

圖6中，器件Pulse與Uin組成頻率為1 MHz、高電平為12 V、低電平為0 V、占空比為50%的方波發生器。電壓表與Scope組成測量GE端電壓的示波器。開關SW延時于方波發生器高電平50 ns后閉合，RL為負載電阻。當方波發生器為高電平，對Cies充電50 ns后，SW閉合，以模擬IGBT導通負載工作。

電路各仿真參數取自Infineon的FS75R12KT3模塊。實際電路中各參數如表5所示。表5中：L1、Lg、Rgin、Lc的取值為具有普適性的數值。

表5 實際電路中各參數Tab.5 Parameters in the actual circuit

3.4 仿真結果及實測

實際驅動回路開通和關斷時GE端電壓波形如圖7所示。

圖7 實際驅動回路開通和關斷時GE端電壓波形Fig.7 GE end voltage waveforms when the actual drive loop switch on and off

圖7(a)為方波發生器為高電平時的開通過程。對比傳統參數及優化參數曲線可明顯看出，相較傳統參數，優化參數能更快地使GE端電壓達12 V，即IGBT管開通更快。圖7(b)為方波發生器為低電平時的傳統參數下關斷過程，可見GE端電壓振動顯著且振幅大。圖7(c)為優化參數下關斷過程，可見GE端振蕩變小且振幅小。對比圖7(b)和圖7(c)可知，相較傳統參數，優化參數可使GE端關斷電壓波形振蕩明顯減少且振幅減小。這是因為優化參數中改用了小的Rge，使關斷瞬間的干擾及位移電流能以更大I′ge進行泄放，從而最大程度地避免誤開通及柵氧化層被擊穿的可能性。

實測驅動波形如圖8所示。實測中，自主設計驅動電路采用圖騰柱驅動拓撲結構，對電源系統進行全面的電源完整性改善，且通過多層PCB布板完善驅動電路整體SI、EMC，采用優化驅動回路參數。功率管工作頻率大于500 kHz時，驅動波形陡峭且振蕩小。

圖8 實測驅動波形Fig.8 Measured drive waveform

4 結論

本文從功率管等效開通和關斷驅動回路模型方面，研究了影響功率管開通和關斷的因素，提出了當等效輸入電容一定時，在不提高驅動電壓的情況下，要讓功率電路在高頻、大負載下穩定工作，相對經濟、可靠、實用的方法為優化驅動回路參數和提升驅動電路性能。

仿真結果顯示，該方法可以實現參數優化后驅動電流變大，驅動頻率提升，同時有效地削弱了由母線電壓傳輸導致的干擾、減小了驅動信號振蕩，保護了驅動電路。

優化驅動回路參數時，必須先提升驅動電路性能指標，再提升功率管工作頻率。其有效性已由電路仿真和實測予以驗證。本文中的自主設計驅動電路，優化了驅動電路拓撲，大幅提升了驅動電路輸出電流，減小了驅動電路延時，加固了驅動電路EMC設計。后續將對自主設計的驅動電路作進一步研究。