基于電荷放大原理的電容檢測電路設計

黃蘇平，范 雪，吳 東

(成都工業學院電子工程學院，四川成都 611730)

0 引言

電容傳感器由于具有低功耗、高精度和高穩定性等優勢，被廣泛應用在位移[1]、厚度[2]、液位[3]、壓力[4]以及射頻前端生物傳感器[5]等應用場景中.隨著半導體制造工藝的發展，電容傳感器電極板面積做得很小，其容量基本在pF量級，電容變化量在fF量級，屬于微弱電容檢測范疇[6].目前分辨力達fF量級的微弱電容檢測方法有：調頻法[7-8]、運算放大法[9]、開關充放電法[10]和交流激勵法[11].考慮到小電容傳感器連線中一般都含有pF級的雜散電容及寄生電容，文獻[12]在文獻[11]的基礎上改進了開關充放電法，讓被測電容CX懸浮接地，去除寄生電容的干擾.本文在文獻[12-15]的基礎上，改進電容充放電測量法，設計了一種基于CMOS工藝，分辨率達5 fF的微小電容檢測電路.

1 電荷放大基本原理

基于電容的反相電壓放大電路如圖1所示，輸入電壓Vin，輸出電壓Vo，前饋電容C1和反饋電容CF.分析圖1(a)，由于運放被接為負反饋，因此由“虛短”“虛斷”原理可得輸入輸出關系為：

(1)

圖1 基于電容的反相電壓放大電路Fig.1 Capacitor-based inverting voltage amplifier circuit

由公式(1)可知，合理選擇C1、CF的比值，可將輸入電壓進行反相放大.在CMOS工藝中，電容比值可以匹配的很好，因此該電路的精度較高.但由于X點在直流狀態下是懸空的，沒有合理的直流偏置，因此微小的泄漏電流將會對該點的寄生電容充電，使運放飽和，最終失去放大作用.

圖1(b)中引入的反饋電阻RF可給X點提供直流偏置.在設計時，為了不影響電荷放大功能，該電阻通常設計到MΩ級別.較大的電阻RF一方面占用芯片面積，另一方面也會和CF一起引入低頻極點，限制寬帶信號的放大[16].

在CMOS工藝中，開關電容可實現大電阻，因此可將圖1(b)所示電路修改為圖2所示的開關電容放大電路.其中，CK1與CK2是兩相不交疊時鐘信號，可控制MOS開關的狀態，使得電路在采樣和放大兩種狀態工作.假設運算放大器的增益足夠高，當CK1作用時電路可簡化為圖3(a)，運放被接成跟隨狀態，輸出電壓為0，存儲在C1中的電荷為:

QC1=VinC1

(2)

當CK2作用時電路可簡化為圖3(b)，運放被接成放大狀態，存儲在C1中的電荷最終全部轉移到CF上，由電荷守恒可得:

VinC1=VoCF(3)

圖2 開關電容放大電路Fig.2 Switched capacitor amplifier circuit圖3 開關電容電路的工作原理Fig.3 Working principle of switched capacitor circuit

最終輸出端可得Vo=VinC1/CF，這樣就將輸入電壓進行同相放大.

2 電容檢測電路

在圖2開關電容放大電路的基礎上，可設計圖4所示的電容檢測電路.其中，VR是基準源產生的參考電壓，可改變輸入輸出的比例系數；CX是待測電容，CF與CR可設計來改變測量范圍；CK1和CK2為互補反相信號.假設運算放大器的增益足夠高，當CK2作用時電路可簡化為圖5(a)，運放被接成跟隨狀態，負端虛地，輸出電壓為0，CR被短路，存儲在CX中的電荷為：

QCX=VRCX

(4)

當CK1作用時電路可簡化為圖5(b)，運放被接成放大狀態，存儲在CX中的電荷最終全部轉移到CR和CF上，由電荷守恒可得:

VRCX=VoCF+VRCR(5)

圖4 電容檢測電路Fig.4 Capacitance detection circuit圖5 電容檢測電路的工作原理Fig.5 Working principle of capacitance detecting circuit

由公式(5)可得輸出電壓為：

(6)

根據公式(6)可知，當被測電容CX發生變化時，輸出電壓也會跟隨線性變化，實現電容檢測目的.本測量電路中，由于被測電容CX是懸浮接地的接法,因此可抗寄生電容的干擾.

3 關鍵子電路的設計

3.1 運算放大器設計及仿真

圖4電路的反饋類型為電壓并聯負反饋，考慮運放的有限增益A時，將引入失調電壓，最終導致運放的負端不虛地.假設運放負端電壓為VX，在圖5(b)的基礎上分析，根據電荷守恒可得：

VRCX=(Vo-VX)CF+(VR-VX)CR+(0-VX)CX

(7)

由于Vo=-AVX,化簡公式(7)可得：

(8)

比較公式(8)與公式(6)可見，輸出的誤差因子為：

(9)

要想誤差項越小，則要求運放的增益A越大.

考慮到需要大的輸出擺幅，因此該運放可采用米勒補償的兩級運放結構，輸入管采用PMOS差分對管，電路如圖6所示.圖中，M1～M5構成第一級差分輸入級，以抑制溫漂；M6～M7構成了第二級共源放大電路，以提高電路增益，并提供大的輸出電壓擺幅；由于該電路在單位增益帶寬內有兩個左半平面的極點和一個右半平面的零點，運放系統會不穩定，因此增加了補償器件RZ和CM，CM可以將兩個極點分離，RZ可以補償寄生零點，使得系統穩定.

圖6 密勒補償的兩級運算放大器Fig.6 Operation amplifier with Miller compensation

基于SMIC 0.13 um工藝，供電電壓為±1.65 V時，在Cadence軟件運行仿真.圖7(a)為該運放的直流特性仿真結果，可見：1、輸入電壓為0時，輸出電壓為0；2、輸出電壓擺幅為-1.645～1.65 V，該運放直流特性較好.該運放的交流特性仿真如圖7(b)所示，可見：1、運放的直流增益為99 dB；2、單位增益帶寬為50 MHz；3、相位裕度為61°，該運放交流特性較好.

圖7 運算放大器的仿真結果Fig.7 Simulation of operational amplifier

3.2 電壓基準源設計及仿真

由公式(6)可知，參考電壓VR與反饋電容CF決定了輸入輸出的線性比例因子.若VR太大，則大的待測電容CX很容易讓輸出飽和，這樣就減小待測電容的檢測范圍，因此建議VR小些，如本文設計的VR為0.4 V.因為傳統的帶隙基準輸出電壓為1.2 V左右，不能直接輸出0.4 V的參考電壓，因此本文采用電流模結構帶隙基準源如圖8所示.

圖8 電流模結構帶隙基準電壓源Fig.8 Current mode structure bandgap voltage reference

該電壓基準由3部分組成：運放OPA、帶隙基準核心電路bandgap-core、啟動電路start-up.電路的輸出為參考電壓VR和給運算放大器提供尾電流直流偏置VB1.

圖9(a)為帶隙基準源在tt、ff、ss三種模型下的-40～125 ℃溫度特性仿真結果，其輸出電壓均在0.4 V左右，tt模型下的溫度系數均為9.2 ppm/℃.圖9(b)為基準電路的電源抑制比PSRR仿真結果，可以看出,在tt、ff、ss三種模型下低頻時的PSRR值都達到-89 dB，能滿足后級電路的需求.

圖9 電壓基準源的仿真Fig.9 Simulation of voltage reference

4 整體電路仿真

整體電路仿真時，設置VR=0.4 V，CR=20 fF，CF=1 pF，由于正電源電壓為1.65 V，因此CX可以在20 fF～4.1 pF之間變化.圖10(a)為CX=1 105 fF～1 150 fF且ΔCX=5 fF時的仿真結果，輸出電壓的增量為ΔVo≈2 mV,該增量與公式(6)計算出來的一致.

圖10 電容檢測電路整體仿真Fig.10 The whole simulation of capacitance detection circuit

當ΔCX>5 fF，ΔVo越接近公式(6).在圖10(b)中，ΔCX=100 fF時，輸出電壓的增量為ΔVo=40 mV，與公式(6)計算出來的完全一致.

5 結束語

本文基于開關電容放大原理構成電容檢測電路，并設計了高性能的米勒補償兩級運放電路、電壓基準源和整個檢測電路.基于SMIC 0.13 um工藝，Cadence仿真結果顯示，仿真結果與理論推導一致，且當ΔCX=5 fF時，輸出電壓的增量ΔVo≈2 mV，10位以上的ADC均能檢測，這樣就能將電壓變化傳入整個傳感器系統.另外，合理設計CF與CR可改變測量范圍，如將CF減小，則可將CX的測量范圍擴大；將CR增大，則可改變輸出電壓的起測點，在工程設計應用中增加了靈活性.