宋澤琳,陳鶴鳴,b
(南京郵電大學 a.電子與光學工程學院、柔性電子(未來技術)學院; b.貝爾英才學院,南京 210023)
絕緣體上硅(Silicon-on-Insulator,SOI)平臺由于其與互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor,CMOS)工藝的兼容性而越來越受關注[1],但SOI的偏振敏感性會引入偏振模色散和偏振相關損耗[2]。偏振分集系統被提出以解決這一問題,偏振旋轉器[3-4]、偏振分束器[5-6]和偏振分束-旋轉器(Polarization Splitter-Rotator,PSR)[7-13]是該系統的關鍵組成部分。其中,PSR同時實現偏振分束和旋轉,更為可靠和穩定。
PSR包括模式演變型[7-9]和模式耦合型[10-13],前者將基模轉換為高階模,實現模式演化,帶寬大、工藝容差良好,但尺寸較大;后者利用波導垂直方向不對稱性實現模式轉換,尺寸小、結構簡單,但工藝容差低。Xiong Y等[11]利用雙層錐形蝕刻波導增加工藝容差,但該器件尺寸偏大;Bai B等[13]采用混合等離子激元波導縮小尺寸,但該器件金屬層對光場的吸收導致損耗較高。
對于光柵耦合器、硅光調制器和混合Ⅲ-Ⅴ/Si器件等,傳統的220 nm厚硅芯層并非最好的選擇[14-17],220 nm硅芯層的偏振控制器件與這些器件級聯需要引入錐度,增大損耗,故需研究厚硅芯層的無源器件。
本文提出一種具有厚硅芯層的偏振分束-旋轉-合波集成器件,能夠將任意輸入光轉換為基本橫電(Fundamental Transverse Electric,TE0)模式并從單通道輸出。仿真結果表明,該器件在1.55 μm中心波長處偏振消光比(Polarization Extinction Ratio,PER)為45 dB,插入損耗(Insertion Loss,IL)為0.53 dB,在1.500~1.575 μm的波長范圍內,PER高于30 dB,IL低于1 dB。
本文所提出的器件整體結構如圖1所示。該器件由3部分組成,分別為偏振分束器、偏振旋轉器和合波器。偏振分束器由3個波導構成的非對稱定向耦合器(Asymmetric Directional Coupler, ADC)構成;偏振旋轉器為切角結構,并用亞波長光柵(Subwavelength Gratings, SWG)替換其中的角區;合波器由3波導對稱定向耦合器(Directional Coupler, DC)構成。該器件具有2 μm厚SiO2襯底、340 nm厚硅芯層和1 μm厚SiO2上覆層,Si和SiO2的折射率分別為nSi=3.47和nSiO2=1.44。

圖1 偏振分束-旋轉-合波集成器件三維示意圖Figure 1 Three-dimensional schematic diagram of polarization beam splitting-rotation-combined integrated device

圖2 偏振分束器Figure 2 Polarization beam splitter
圖2所示為偏振分束器的基本結構,由輸入/輸出兩個窄波導和中間寬波導組成,兩個輸出端口通過s型波導與中間寬波導解耦。w1和w2分別為窄波導和寬波導的寬度;wgap為波導間隔;L0和Lc分別為偏振分束段上方和下方窄波對應的耦合長度;Lx1和Ly1分別為s型波導的長度和寬度。窄波導中的TM0和第一高階橫磁(TM1)模式的相位匹配條件得到滿足,進入寬中間波導,在TM1的幫助下,發射的TM0模式被耦合至交叉端口。對于需要求解的單一模式,耦合長度Lc與耦合強度F的表達式分別為[18]
式中:κ為耦合系數;δ=(β2-β1)/2,β1和β2分別為該模式在窄波導和寬波導中的傳播常數。由于SOI納米線的雙折射,TE0模式存在一定的相位失配,從而δ≠0,因此,盡管波導厚度h=340 nm的雙折射適中,仍然不足以抑制窄輸入波導和寬中間波導中TE0模式的交叉耦合,但通過優化波導間隙,使得δ遠大于κ,就能夠找到最佳的耦合長度,將TE0與TM0模式分離。
為了找到最佳的中間波導寬度w2和耦合長度L0/Lc,當輸入光為TM0模式時,直通端口的透過率如圖3所示。由圖可知,當L0=Lc=10.5 μm,w2=0.830 μm時,TM0模式能更好地耦合至交叉端口輸出。

圖3 不同w2下,TM0模式透過率隨耦合長度的變化曲線Figure 3 The variation curve of TM0 mode transmittance with coupling length under different w2
在波導間隔wgap變化的情況下,耦合長度也會隨之變化,并且對于TE0和TM0模式,耦合長度并不是同步變化的。在最佳波導間隔下,TE0和TM0模式在其相應的輸出端口透過率均接近1。 圖4所示為不同波導間隔wgap下,直通/交叉端口的TE0/TM0模式透過率,為了使TM0模式最大程度上耦合至交叉端口,波導間隔wgap=0.19 μm。

圖4 不同wgap下,TE0/ TM0模式在直通/交叉端口的透過率Figure 4 Transmittance of TE0/ TM0 mode at straight- through/crossover ports under different wgap
偏振旋轉器的結構如圖5所示,該結構基于切角結構,即在波導邊緣刻槽,以在垂直方向上實現不對稱,通過模式混合原理實現偏振模的轉換[19]。所謂的模式混合原理,即當TM0模式的光入射時,由于傳播截面的不對稱性,波導中一對正交的混合模式(記為HP1和HP2)被激發,并且會在傳播途中相互干涉,產生拍頻,逐漸累積相位差。當兩模式相位差累積到π時,波導中的模式就被旋轉了90 °,輸出光被轉換為TE0模式。以SWG取代切角結構的角區,可以降低偏振轉換長度對波長的依賴,增大工作帶寬[20]。圖中,Λ為光柵周期;wwg和hwg分別為納米線波導的總寬度和總厚度;wetch和hetch分別為蝕刻的SWG寬度和高度。
為簡化計算,將SWG替換為等效介質[21],
式中:nxx、nyy和nzz分別為x、y和z方向上的介質有效折射率;no和ne分別為尋常光和非尋常光折射率;f為SWG占空比。以f=0.5為例,偏振旋轉角的表達式為[19]
式中:ηTM0-HPi為TM0模式與HPi模式的功率耦合比;HPi為波導中的第i個混合模式。為確保完整的偏振轉換,要求ηTM0-HP1=ηTM0-HP2。當波導幾何形狀在偏振旋轉角軸線上對稱,即wetch=hetch時,可以獲得與波長無關的θpol=45 °[19]。模式轉換長度LR的表達式如下[21]:
式中:λ為工作波長;neff,HP1和neff,HP2分別為HP1和HP2模式的有效折射率。歸一化模式色散系數的表達式為
式中,n0,HPi為HPi模式在1.55 μm處的有效折射率。通過優化SWG參數,可以降低色散,從而減少模式轉換長度對波長的依賴,獲得較大的工作帶寬。
輸入TM0模式,Λ和wetch變化時,輸出TE0/TM0模式透過率分別如圖6和7所示。為了最大程度上將TM0模式轉換為TE0模式,此處選擇Λ=0.23 μm,wetch=hetch=0.16 μm,此時周期數N=16。

圖6 輸入TM0模式時,輸出的TE0/ TM0模式透過率隨Λ的變化曲線Figure 6 When the TM0 mode is input, the output TE0/TM0 mode transmittance varies with Λ

圖7 輸入TM0模式時,輸出的TE0/ TM0模式透過率隨光柵寬度的變化曲線Figure 7 When the TM0 mode is input, the variation curve of the output TE0/TM0 mode transmittance with the grating width
合波器的結構如圖8所示。該模塊的目的是將兩個相同輸出模式(TE)端口的光耦合至一個端口輸出,采用對稱DC結構,且其3波導的分布是完全對稱的,因此只需對其中相鄰的兩個波導進行分析即可。Lc_DC為耦合長度;Lx2和Ly2分別為s型波導的長度和寬度。

圖8 合波器Figure 8 Combiner
將輸入光的波導稱為波導1,輸出光的波導稱為波導2,定義δ=(β1-β2)/2,β1和β2分別為TE0模式在波導1和2中的傳播常數。由于波導1與2的結構完全相同,β1=β2,滿足相位匹配條件,因此式(1)所表示的耦合長度可改寫為
式中,κ′為波導1和2間的耦合系數。通過優化耦合長度,能夠使兩波導中TE模式的光能量完全傳輸至輸出波導內,達到單口輸出TE單偏振的目的。
為了得到最優的耦合長度,在此模塊的兩個輸入端口均輸入TE0模式,在不同Lc_DC下,得到的透過率如圖9所示,此處選擇Lc_DC=6.7 μm。

圖9 輸入TE0模式時,輸出端口透過率隨Lc_DC變化曲線Figure 9 When the TE0 mode is entered, the output port transmittance varies with Lc_DC curve
將上述模塊進行級聯,級聯后的整體結構已在圖1中展示。由于在設計時統一采用了橫截面為340 nm×340 nm的硅納米線,因此級聯時無需引入額外的連接結構。對于整體器件,當任意光輸入時,其中的TE0模式從上方窄波導中直接傳輸,在合波器處耦合至輸出端口;TM0模式經過偏振分束器的中間寬波導耦合至下方窄波導,通過偏振旋轉器旋轉為TE0模式,然后通過合波器耦合至輸出端口,最終該端口輸出的為TE0模式。光在傳輸時,TM0模式無法全部在偏振分束區耦合至下方交叉端口,直通端口殘留的TM0模式會導致器件整體PER降低,因此在直通端口末端連接一段短的寬波導用以過濾TM0模式的剩余功率,如圖10所示,其工作原理與偏振分束器中的中間寬波導類似,在TM1模式的幫助下,將殘留的TM0模式耦合至寬波導末端。LF為濾模波導長度。

圖10 濾模結構Figure 10 Filter mode structure
同時輸入TE0和TM0模式,不同的LF下,輸出端口的TE0/TM0模式透過率如圖11所示,TE0模式對LF變化并不敏感,但TM0模式受其影響很大。為了得到最大的PER,此處選擇LF=9.8 μm。

圖11 不同LF下,同時輸入TE0和TM0模式,輸出端口的TE0/ TM0模式透過率Figure 11 The TE0/TM0 mode transmittance at the output port under different LF, and simultaneous input TE0 and TM0 modes
級聯后,由于3個模塊之間相互影響,特別是偏振分束器的交叉端口與偏振旋轉器相連接,需要對相關參數進行微調。同時輸入TE0和TM0模式,對于偏振分束器的下方窄波導,其耦合長度Lc導致輸出端口處TE0/ TM0模式的透過率變化如圖12所示,為了最大化輸出光的PER,選擇Lc=11.5 μm。

圖12 不同Lc下,同時輸入TE0和TM0模式,輸出端口的TE0/ TM0模式透過率Figure 12 The TE0/TM0 mode transmittance at the output port under different Lc, and simultaneous input TE0 and TM0 modes
不同的SWG參數下,同時輸入TE0和TM0模式,在輸出端口得到的TE0/TM0模式透過率如圖13所示,可見TE0模式的輸出透過率變化不大,但TM0模式透過率很大程度上受到結構參數變化的影響。為了得到最佳的PER,選擇wetch=0.17 μm,hetch=0.15 μm。

圖13 不同wetch和hetch下,同時輸入TE0和TM0模式,輸出端口的TE0/ TM0模式透過率Figure 13 TE0/TM0 mode transmittance at the output port under different wetch and hetch conditions, and simultaneous input TE0 and TM0 modes

圖14 整體器件中的光場傳輸Figure 14 Light field transmission in the integral devices
對于本文設計的器件,使用具有非均勻網格尺寸的三維有限時域差分方法(Three-Dimensional Finite Difference Time Domain, 3D-FDTD)來研究模式特性。器件在工作波長為1.55 μm處的模場如圖14所示,輸入的TE0模式沿上方直通通道傳播,在合波器處耦合至輸出端口;輸入的TM0模式則通過中間寬波導耦合至交叉通道,在偏振旋轉區轉化為TE0模式,并通過合波器耦合至輸出端口。
器件的性能主要由PER和IL來評估,定義為
式中,TTE和TTM分別為輸出端口處TE0和TM0模式的透過率。輸出端口的TE0/TM0模式透過率如圖15所示,由圖可知,TM0模式的透過率能夠保持在較低的水平。

圖15 輸出端口TE0/TM0模式的透過率隨輸入光波長的變化Figure 15 The variation of the transmittance of the TE0/TM0 mode at the output port versus the input wavelength
圖16所示為不同輸入波長下PER和IL的變化。由圖可知,在1.55 μm的中心波長處,PER為45.0 dB,IL為0.53 dB。所設計的器件在1.536~1.573 μm波長范圍內,PER>40 dB;在1.525~1.580 μm波長范圍內,PER>35 dB;在1.500~1.575 μm波長范圍內,IL<1 dB且PER>30 dB。

圖16 PER和IL隨輸入光波長的變化曲線Figure 16 The variation curve of PER and IL versus the input wavelength
本文所設計器件通常的制造工藝流程如下[22]:首先使用340 nm厚頂部Si層和2 μm厚掩埋SiO2的標準 SOI晶片,通過電子束光刻技術將結構圖案轉移,然后利用感應耦合等離子體刻蝕工藝對硅芯層進行蝕刻,得到硅波導。在實際制造過程中,器件尺寸不可避免地存在一定的誤差,從而引起性能的劣化。制造工藝誤差會導致波導的寬度和厚度產生變化,同時器件中有SWG結構,工藝誤差會影響SWG周期。下面將分析器件整體性能仍有原來的85%以上,即在透過率仍大于70%且PER仍大于25 dB的情況下,允許的厚度、寬度以及光柵周期的制造誤差。
圖17所示為仿真得到的PER和IL在不同波導寬度和厚度偏差內的變化,由圖可知,在1.500~1.575 μm波段,在PER>25 dB,IL<1.54 dB的情況下,允許有±5 nm的厚度、±10 nm的寬度和±10 nm的SWG周期誤差。因此,該器件具有較好的制造容差,并且在容差范圍內性能良好。
表1所示為本文設計的器件與文獻報道的PSR之間的PER、IL和長度等幾個參數之間的性能比較。由表可知,與同類器件相比,本文設計的器件具有較高的PER,且IL相比文獻[13]低得多。與IL較低的文獻[9]和[11]所報道器件相比,本文所設計的器件尺寸更小,有利于大規模片上集成。

表1 本文設計的器件與文獻中PSR的性能比較Table 1 Performance comparison between the device designed in this paper and PSR in the literature

圖17 PER和IL受工藝誤差影響的變化Figure 17 The value of PER and IL affected by input wavelength
本文利用非對稱3波導漸逝耦合系統和SWG結構,提出了一種單通道輸出TE0模式的集成器件。該器件由偏振分束器、偏振旋轉器和合波器組成,所采用的SOI納米線經過優化設計,輸入的TE0和TM0模式被分離并分別進入直通和交叉通道,其中TM0模式經過SWG替換切角的偏振旋轉器旋轉為TE0模式,并與直通通道輸出的TE0模式一同耦合至輸出端口。仿真結果表明,器件在1.55 μm波長處具有較高的PER(45 dB)和較低的IL(0.53 dB),在1.500~1.575 μm波長范圍內工作良好,PER>30 dB,IL<1 dB,且具有較好的工藝容差。該器件具有高消光比和寬工作帶寬的優點,在硅基光子集成電路中具有重要的應用前景。