應(yīng)用于WLAN 的GaAs HBT 功率放大器設(shè)計(jì)

傅海鵬 ，寇寧

（天津大學(xué) 微電子學(xué)院，天津 300072）

近年來(lái)，隨著無(wú)線通信數(shù)據(jù)速率的加速增長(zhǎng)以及語(yǔ)音、視頻等多媒體數(shù)據(jù)的數(shù)據(jù)總量不斷增加，無(wú)線局域網(wǎng)（Wireless Local Area Networks，WLAN）等室內(nèi)無(wú)線通信系統(tǒng)已被廣泛應(yīng)用于移動(dòng)電話、平板電腦和筆記本電腦等便攜式設(shè)備上［1-2］.WLAN 是一種采用分布式無(wú)線電廣播ISM 頻段，將一個(gè)區(qū)域里面兩個(gè)及以上支持無(wú)線協(xié)議的設(shè)備連接起來(lái)的數(shù)據(jù)傳輸系統(tǒng).目前較常見(jiàn)的WLAN 使用的是IEEE 802.11ac（Wi-Fi 5）標(biāo)準(zhǔn).為了滿足更復(fù)雜的無(wú)線通信場(chǎng)景以及日益增長(zhǎng)的數(shù)據(jù)傳輸量，IEEE 802.11 標(biāo)準(zhǔn)一直在不斷發(fā)展［3］.最新一代IEEE 802.11ax（Wi-Fi 6）標(biāo)準(zhǔn)引入了更高的調(diào)制階數(shù)（1024QAM）、更窄的子載波間隔、上下行OFDMA 技術(shù)，以及上下行MU-MIMO 技術(shù)等［4-5］.拓展的帶寬以及更復(fù)雜的調(diào)制方式對(duì)收發(fā)機(jī)系統(tǒng)中的PA 提出了更嚴(yán)格的要求，包括高線性度、高輸出功率、高增益、高效率，以及緊湊的面積等［6-8］.

由于多媒體技術(shù)對(duì)信號(hào)高速無(wú)線傳輸?shù)囊螅活l分復(fù)用（Orthogonal Frequency Division Multi?plexing，OFDM）技術(shù)正越來(lái)越流行.采用OFDM 調(diào)制方式的信號(hào)具有很高的峰值平均功率比（Peak to Av?erage Power Ratio，PAPR）［9］.為了避免信號(hào)進(jìn)入PA的非線性區(qū)域而導(dǎo)致的信號(hào)非線性失真，高 PAPR 要求PA 提供比實(shí)際使用的平均輸出功率更高的最大輸出功率，以滿足誤差矢量幅度（Error Vector Magni?tude，EVM）的要求.因此，PA 不可避免地工作在功率回退區(qū)域，從而導(dǎo)致效率下降［10］.

在PA 偏置電路的選擇上，使用有源偏置可以提升PA 的大信號(hào)性能.文獻(xiàn)［11-12］采用的自適應(yīng)偏置電路是對(duì)有源偏置電路的改進(jìn)，但未在偏置電路與射頻通路間進(jìn)行處理，使得射頻信號(hào)在大信號(hào)情況下泄漏至偏置電路中.文獻(xiàn)［13］采用自適應(yīng)線性化偏置電路提升PA 線性度，但是該偏置精度易受電阻工藝偏差的影響.

與CMOS 工藝相比，InGaP/GaAs 異質(zhì)結(jié)雙極晶體管（Heterojunction Bipolar Transistor，HBT）工藝具有較高的功率密度、良好的線性度和高增益［14］，是實(shí)現(xiàn)高線性度與高功率PA的很好的選擇.

針對(duì)上述問(wèn)題，提出了一種基于GaAs HBT 工藝的功率放大器.采用三級(jí)放大器級(jí)聯(lián)的結(jié)構(gòu)達(dá)到較高的增益，采用電流鏡有源偏置以提升PA 在大信號(hào)情況下的功率、效率以及線性度表現(xiàn).仿真結(jié)果表明PA 實(shí)現(xiàn)了較高的增益、較大的輸出功率以及較好的線性度，S參數(shù)測(cè)試結(jié)果表現(xiàn)出與仿真結(jié)果較好的一致性，大信號(hào)測(cè)試結(jié)果表明電路的線性度可滿足WLAN 802.11ax標(biāo)準(zhǔn).

1 電路分析與實(shí)現(xiàn)

本文提出的PA 原理圖如圖1 所示.PA 由主射頻鏈路、偏置電路以及功率檢測(cè)電路構(gòu)成.主射頻鏈路由三級(jí)放大器級(jí)聯(lián)構(gòu)成，偏置電路采用電流鏡有源偏置.片上包括射頻輸入、輸出pad 在內(nèi)的所有pad均由金絲鍵合線連接至片外鍵合點(diǎn).

圖1 提出的功率放大器原理圖Fig.1 Schematic of the proposed power amplifier

主射頻鏈路中，PA1為第一級(jí)驅(qū)動(dòng)放大器，PA2為第二級(jí)驅(qū)動(dòng)放大器，PA3為輸出級(jí)放大器.第一、第二級(jí)驅(qū)動(dòng)放大器在輸出端使用了片上電感L3、L5與旁路電容Cbypass.Cbypass的作用為提供等效射頻地，屏蔽鍵合金線對(duì)匹配的影響.輸出級(jí)采用金線直接鍵合至輸出端的方案.一是由于輸出級(jí)放大器在高功率輸出時(shí)需要的直流電流很大，考慮金屬直流承載能力問(wèn)題，如果使用與前兩級(jí)相同的供電方案會(huì)使得片上電感的線寬特別寬，十分占用面積，而鍵合金線的電流承載能力完全可以滿足輸出級(jí)放大器的直流電流要求.二是由于輸出級(jí)放大器功率較高、負(fù)載阻抗很低，導(dǎo)致鍵合金線對(duì)其影響較小，金線足夠長(zhǎng)時(shí)對(duì)輸出級(jí)可近似視為扼流電感，且金線長(zhǎng)度變化帶來(lái)的性能變化完全在可接受范圍之內(nèi).仿真時(shí)發(fā)現(xiàn)當(dāng)金線長(zhǎng)度大于0.7 mm 后對(duì)輸出級(jí)的影響很小，而實(shí)際加工后該金線長(zhǎng)度至少為1 mm.

PA 的穩(wěn)定性通常由穩(wěn)定因子K表征.K的定義為：

為了提升PA 的穩(wěn)定性、改善增益平坦度以拓寬工作帶寬，在三級(jí)放大器的基極處均串聯(lián)有如圖2所示的RC 有耗穩(wěn)定網(wǎng)絡(luò).若PA 在部分頻帶存在正反饋、環(huán)路增益大于1，則PA 存在振蕩可能.RC 有耗穩(wěn)定網(wǎng)絡(luò)可以通過(guò)引入損耗、降低環(huán)路增益的方式提升穩(wěn)定性，表現(xiàn)為K值的提升.

圖2 使用RC有耗穩(wěn)定網(wǎng)絡(luò)的單級(jí)放大器原理圖Fig.2 Schematic of a single-stage amplifier using an RC lossy stabilization network

由RFin端口看向晶體管T1的阻抗為

可以得到，穩(wěn)定網(wǎng)絡(luò)的阻抗Z會(huì)隨頻率的升高而減小，高頻阻抗低、損耗小，低頻阻抗高、損耗大.這在一定程度上可以緩和晶體管本身由于增益隨頻率升高而降低所造成的增益平坦度惡化.單級(jí)放大器有無(wú)RC 有耗穩(wěn)定網(wǎng)絡(luò)的穩(wěn)定因子K與最大可用增益的對(duì)比如圖3 所示.可以看出，使用RC 有耗穩(wěn)定網(wǎng)絡(luò)可以顯著提升低頻段的穩(wěn)定性，K在0.5 GHz處便已經(jīng)大于1.同時(shí)，5～6.5 GHz 內(nèi)最大可用增益的差值由1.5 dB降為1.2 dB，有助于改善增益平坦度以拓展帶寬.

圖3 電路有無(wú)穩(wěn)定網(wǎng)絡(luò)最大可用增益與K值對(duì)比Fig.3 Maximum available gain and K value for circuit with or without stable network

偏置電路的作用是為功率級(jí)晶體管提供合適的工作狀態(tài).圖4 為傳統(tǒng)電阻分壓偏置電路.此時(shí)，晶體管T1的偏置電壓Vbias為：

圖4 電阻分壓偏置電路原理圖Fig.4 Schematic of resistor divider bias circuit

晶體管集電極電流IC與偏置電壓Vbias的關(guān)系可寫(xiě)為：

式中，Vt為熱電壓，IS為飽和電流，當(dāng)忽略基極電流時(shí)，式（4）可進(jìn)一步寫(xiě)為：

由上式可以得出，因?yàn)榧姌O電流IC與電阻R1、R2存在指數(shù)相關(guān)性，故電阻實(shí)際加工過(guò)程中產(chǎn)生的誤差將會(huì)極大地改變晶體管的工作狀態(tài).同時(shí)，電阻分壓偏置也會(huì)影響PA 的大信號(hào)性能.對(duì)于AB 類(lèi)偏置的放大器，當(dāng)輸入信號(hào)逐漸增大時(shí)，BE 結(jié)二極管的整流作用使基極電流增大、偏置電壓減小，從而產(chǎn)生增益壓縮與相位失真，進(jìn)而影響PA的線性度.

為了減小電阻加工誤差對(duì)電路的影響、提升PA的輸出功率與線性度等大信號(hào)性能，偏置電路均采用如圖5 所示的電流鏡有源偏置.其中，晶體管T2的集電極由金絲鍵合線連接至片外，片外提供300 μA的基準(zhǔn)電流.晶體管T2與T3采用基極與集電極短接的連接方式，等效為兩個(gè)二極管串聯(lián).由于二極管的鉗位作用，晶體管T4的基極電壓將保持不變.晶體管T4所需的VDD為5 V 供電電壓，在電路版圖中，三級(jí)偏置電路所需的VDD均連接至第二級(jí)放大器5 V 供電pad，不占用額外鍵合點(diǎn).L1為扼流電感，Cbypass為旁路電容，其作用為防止大部分射頻信號(hào)泄漏到偏置電路中.當(dāng)PA 工作在小信號(hào)情況時(shí)，該偏置電路為射頻鏈路的功率晶體管提供穩(wěn)定偏置.當(dāng)輸入信號(hào)逐漸增大時(shí)，晶體管T1需要更多的集電極電流，因此基極電流需要增大.相比于電阻分壓偏置，有源偏置可以為晶體管T1提供更多的基極電流，從而補(bǔ)償T1因輸入信號(hào)增大而降低的偏置電壓.仿真得到的功率晶體管在使用有源偏置與使用電阻分壓偏置時(shí)輸出功率與PAE 的對(duì)比如圖6所示，AM-AM 失真與AMPM失真的對(duì)比如圖7所示.

圖5 有源偏置電路原理圖Fig.5 Schematic of active bias circuit

從圖6 可對(duì)比得出，使用有源偏置時(shí)功率級(jí)晶體管的飽和輸出功率、峰值PAE 分別可達(dá)到22.5 dBm 與60 %，而使用電阻分壓偏置時(shí)其飽和輸出功率、峰值PAE 僅為18.9 dBm 與54 %.從圖7可對(duì)比得出，對(duì)于使用電阻分壓偏置的功率級(jí)晶體管，其AMAM失真與AM-PM 失真比使用有源偏置的功率級(jí)晶體管更為嚴(yán)重.仿真結(jié)果驗(yàn)證了電路使用有源偏置的可行性，說(shuō)明有源偏置可提升電路的輸出功率、效率，降低AM-AM 失真與AM-PM 失真從而改善電路的線性度.

圖6 電路使用電阻分壓偏置與有源偏置的輸出功率與PAEFig.6 Output power and PAE for circuit using resistor divider bias vs using active bias

功率檢測(cè)電路能把大動(dòng)態(tài)范圍的射頻輸出功率轉(zhuǎn)換成一個(gè)小動(dòng)態(tài)范圍的直流電壓，從而實(shí)現(xiàn)對(duì)PA輸出功率的檢測(cè).使用了一種如圖8 所示的可靠性好、結(jié)構(gòu)緊湊的功率檢測(cè)電路.D1、D2、D3、D4為檢波二極管，C1為耦合電容，C2為濾波電容，R2為負(fù)載電阻，R2上的壓降V1為功率檢測(cè)電路的輸出電壓.該電路需要的供電電壓VDD在版圖中與第三級(jí)放大器的5 V供電pad 相連，不占用額外的鍵合點(diǎn).信號(hào)經(jīng)過(guò)檢波二極管的逐級(jí)整流變?yōu)榘氩ㄐ盘?hào)后，被濾波電容C2過(guò)濾掉高頻成分，剩余的直流成分便是需要的輸出信號(hào).

圖8 功率檢測(cè)電路原理圖Fig.8 Simplified schematic of power detector

圖9 為輸出匹配與功率檢測(cè)電路的3D 版圖.電感均采用3 層金屬并聯(lián)的方式提升Q值、減小損耗，從而提升PA 性能.整個(gè)輸出匹配及功率檢測(cè)電路十分緊湊，面積僅為0.61 mm×0.31 mm，有利于減小芯片面積.

圖9 輸出匹配與功率檢測(cè)3D版圖Fig.9 3D layout for output matching and power detector

2 結(jié)果與分析

本節(jié)將介紹芯片的仿真與測(cè)試結(jié)果.芯片的顯微鏡照片如圖10 所示.芯片面積為1.69 mm×0.73 mm.測(cè)試時(shí)，芯片的所有pad均由金絲鍵合線連接至片外測(cè)試板.測(cè)試板照片如圖11 所示.測(cè)試板使用4350板材.

圖10 芯片顯微鏡照片F(xiàn)ig.10 Microscope photo of the chip

圖11 測(cè)試板照片F(xiàn)ig.11 Photo of the test board

S 參數(shù)的仿真與測(cè)試結(jié)果對(duì)比如圖12 所示.仿真結(jié)果表明，在5.1～6.5 GHz 內(nèi)，PA 的S21 為33～ 33.7 dB，S11<-9.8 dB，S22<-11.5 dB.測(cè)試結(jié)果表明，在相應(yīng)頻帶內(nèi)，S21為29～31.8 dB，S11<-7.6 dB，S22<-12 dB.S參數(shù)的測(cè)試結(jié)果與仿真結(jié)果較為一致.

圖12 S參數(shù)仿真與測(cè)試結(jié)果Fig.12 Simulation and test results for S-parameters

仿真得到的飽和輸出功率與PAE 如圖13 所示.在5.1～6.5 GHz 內(nèi)，飽和輸出功率為32.8～34.9 dBm，PAE 為38.7 %～42 %.5.5 GHz、5.7 GHz 與6 GHz 處，增益與PAE 隨輸出功率變化的實(shí)測(cè)結(jié)果如圖14所示.

圖13 飽和輸出功率與PAE的仿真結(jié)果Fig.13 Simulation results of saturated output power and PAE

圖14 不同頻率下增益與PAE隨輸出功率變化的測(cè)試結(jié)果Fig.14 Test results of PAE and gain versus output power at different frequencies

仿真的EVM 隨輸出功率變化的結(jié)果如圖15 所示.在滿足無(wú)線局域網(wǎng)標(biāo)準(zhǔn)802.11ax、調(diào)制策略為MCS7的情況下，EVM 達(dá)到-30 dB時(shí)，PA 的輸出功率為20～21 dBm.實(shí)際測(cè)試時(shí)，PA 在5.3 GHz 與5.8 GHz處，調(diào)制策略分別為MCS7、MCS9 與MCS11，且EVM分別為-30 dB、-35 dB與-43 dB時(shí)的輸出功率如表1所示.

表1 輸出功率測(cè)試結(jié)果Tab.1 Test results of output power

圖15 EVM隨輸出功率變化的仿真結(jié)果Fig.15 Simulation results of EVM versus output power

仿真的功率檢測(cè)點(diǎn)輸出電壓隨輸出功率變化的結(jié)果如圖16 所示.當(dāng)輸出功率從0～30 dBm 變化時(shí)，功率檢測(cè)點(diǎn)電壓為0.27～1.3 V，在輸出功率30 dBm處不同頻率的電壓差值<0.25 V.

表2 提出的功率放大器性能比較Tab.2 Performance comparison of the presented power amplifier

圖16 功率檢測(cè)電壓隨輸出功率變化的仿真結(jié)果Fig.16 Simulation results of power detection voltage versus out?put power

3 結(jié)論

本文提出了一款基于GaAs HBT 工藝的高功率、高線性度、面積緊湊的功率放大器.設(shè)計(jì)采用RC 有耗穩(wěn)定網(wǎng)絡(luò)提升放大器穩(wěn)定性、改善增益平坦度，采用有源偏置提升PA 在大信號(hào)情況下的功率、效率與線性度表現(xiàn).后仿真結(jié)果表明電路增益為33～ 33.7 dB，飽和功率為32.8～34.9 dBm，PAE 為38.7 %～42 %.S參數(shù)測(cè)試結(jié)果與仿真結(jié)果表現(xiàn)出較好的一致性，大信號(hào)測(cè)試結(jié)果表明電路的線性度可滿足WLAN 802.11ax標(biāo)準(zhǔn).