集成電路綜合自動測試系統軟硬件接口設計

馮建呈，閆麗琴，王占選，馮敏潔，周欣萍，孟 旭

(1.北京航天測控技術有限公司，北京 100041；2.北京宇航系統工程研究所，北京 100076)

0 引言

測試是保證集成電路良率的重要手段，其貫穿了集成電路設計、生產、篩選等環節[1-3]。受限于國內集成電路測試設備的發展水平，目前國內集成電路特別是超大規模集成電路的測試，主要采用國外進口設備，如美國泰瑞達公司的J750系列、UltraFlex、日本愛德萬公司的V93000以及NI公司的STS測試系統[4-7]。但因集成電路測試系統專業性強、應用范圍較為集中，國內外也未形成測試系統標準，這種現狀導致各廠家研制的集成電路測試系統之間的軟硬件兼容性差。隨著國內集成電路產業的發展，集成電路產量急劇增加，并且集成電路的規模越來越大，導致測試程序、測試接口板的開發難度和工作量越來越大。

測試程序開發方面。由于測試系統之間互不兼容，測試廠、封測廠等為了提升測試產能，需要在不同的測試軟件中重復開發，導致時間成本、經濟成本急劇增加。基于自動測試模型接口采用建模方法，可在測試程序開發之前，即完成全部相關測試內容的模型構建，通過測試程序導入、解析生成測試程序的核心部分，根據不同測試軟件的存儲格式要求存儲模型，可應用于不同的測試軟件，一定程度降低了測試程序的移植難度。

測試系統硬件接口方面。因為國產集成電路測試系統的規模相對較小、測試信號的速率相對較低，在測試接入接口方面一般采用固定針的連接器，與國外領先機臺之間存在較大的技術差距。如國外系統中的數字通道板最高測試速率可達1.6 Gbps[8-10]，而國產集成電路測試設備的測試速率較低，一般在200 MHz以下，主要應用在中小規模數字集成電路、模擬電路和混合信號電路測試中，基本不能滿足FPGA、CPU、DSP等典型國產超大規模集成電路的測試需求。通過研制基于彈性接入的硬件平臺接口，可滿足超大規模集成電路高密度、大通道數、高速率的信號傳遞需求。

針對當前國內集成電路產業快速發展的現狀，基于上述測試接口，進一步研制了國產超大規模集成電路綜合自動測試系統，該系統未來可有效滿足國產超大規模集成電路在設計驗證、量產測試等方面的測試需求。

1 總體接口設計

所研制的超大規模集成電路綜合自動測試驗證系統(以下簡稱：測試系統)，包含硬件平臺、軟件平臺，對外接口包含硬件平臺接口部分和軟件平臺接口部分。

其中硬件平臺提供被測集成電路所需的硬件測試資源，硬件平臺接口主要包含測試對接鎖緊裝置和電氣信號接口，實現測試接口板與測試系統中測試頭的電氣連接。軟件平臺具備開發運行、數據分析、狀態監測、硬件管理等功能，其對外接口主要包含測試程序開發UI和自動測試模型接口。超大規模集成電路綜合測試驗證系統對外接口組成如圖1所示。

圖1 超大規模集成電路綜合測試驗證系統對外接口組成圖

2 基于模型描述的軟件接口設計

2.1 軟件總體組成

綜合自動測試軟件[11-13]采用開放式、模塊化的軟件架構以及層次化的設計方法，提高軟件調試過程的靈活性，方便進行功能擴展。軟件功能架構共包含4個功能層次：人機交互管理層、測試需求與策略層、測試執行層和數據分析層。

交互管理層提供友好的人機交互界面，用于人機交互管理和維護操作，包括用戶信息管理、狀態監控管理、系統自檢/自校準管理和軟件對外圍程序的接口管理功能。測試需求與策略層從仿真設計文件出發，最終生成測試系統可以識別的測試程序策略文件；基于測試需求分析，通過對測試資源和測試方法進行描述，生成測試激勵數據，相應配置測試資源參數，編譯、鏈接生成測試程序策略文件，主要包含測試開發軟件子平臺的2個功能模塊：測試矢量生成和測試程序生成。測試執行層的核心功能是將測試需求與策略層生成的程序文件下載到測試頭硬件資源的存儲器中，并具體執行測試流程，控制系統儀器設備完成對被測DUT的測試過程，屬于測試執行的實體，實現對待測芯片的具體測試。數據分析層基于可視化數據分析工具和數據庫存儲分析技術，對測試執行過程輸出的結果數據進行分析，主要包括數據分析軟件子平臺的2個功能模塊：測試數據分析工具和數據庫與數據管理功能，實現對測試結果數據的總體分析與存儲。綜合自動測試軟件功能層次架構圖如圖2所示。

圖2 軟件功能層次架構圖

2.2 自動測試模型總體設計[14]

測試程序開發UI主要滿足用戶在軟件平臺開發測試程序的需要。自動測試模型接口則是采用建模方法，在測試程序開發之前，即完成全部測試內容模型構建，并生成測試模型，可用于通過模型檢查發現測試配置沖突等問題，并通過測試模型導入解析直接生成測試程序。

集成電路自動測試模型建模方法包括UUT(被測對象)模型建模、連接關系模型建模、信號模型建模、測試項目模型建模、測試流程模型建模、模型文件格式等。其中模型文件的具體格式根據所面向的測試軟件的不同，格式可自定義。

集成電路自動測試模型建模基本流程為首先建立UUT(被測對象)模型建模，UUT模型為全部模型的基礎。在此基礎上，依次完成連接關系模型建模、信號模型建模、測試項目模型建模、測試流程模型建模等。其中信號模型建模包含電源屬性，電平、時序、向量等數字信號屬性，模擬信號、射頻信號屬性等的設置。在模型建立完畢后，可以導出為模型文件。各模型文件格式根據所面向的測試軟件的不同，格式可自定義。集成電路自動測試模型建模方法流程圖如圖3所示。

圖3 集成電路自動測試模型建模方法流程圖

上述流程中，UUT模型主要實現被測集成電路的引腳信號及其輸入輸出屬性描述；連接關系模型，主要描述測試儀器通道與被測集成電路引腳之間的連接關系；信號模型，主要描述被測集成電路測試所需的電源屬性，電平、時序、向量等數字信號屬性，模擬信號、射頻信號等屬性；測試項目模型，基于信號模型，組合出面向不同測試需求的測試項目；測試流程模型，基于測試項目模型，組合出測試項目的執行順序、執行失敗或通過下的跳轉目標、執行開始與結束的動作、中斷的標志。

2.3 UUT模型設計

UUT模型是其余測試模型的基礎。UUT模型創建過程如下：首先建立UUT引腳名稱，UUT引腳名稱是所有測試關系互相索引的基礎數據。在引腳名稱的基礎上，配置各引腳的屬性：輸入、輸出、差分、模擬、射頻、串行、電源等不同屬性。為了提高測試效率，可對UUT引腳分組，如建立輸入信號組、輸出信號組、數據總線信號組等，并予以命名，在后續的其他模型建模中，可直接引用。上述操作完畢后，可按照模型文件格式保存。

以某型存儲器的UUT模型建模為例，首先建立存儲器引腳名稱：電源引腳、數據引腳、地址引腳、控制引腳等；其次設置各引腳的屬性：電源、輸入、輸出、雙向等不同屬性。為了提高測試效率，可對存儲器引腳分組，如數據總線、控制總線、地址總線。在后續的其他模型建模中，可直接引用。上述操作完畢后，可按照模型文件格式保存。以存儲器為例的UUT模型建模流程圖如圖4所示。

圖4 UUT模型建模流程圖

2.4 連接關系模型設計

連接關系模型建立被測集成電路與測試儀器資源通道的映射關系。首先讀取UUT模型，解析出UUT模型中的引腳名稱和信號屬性。按照引腳名稱為索引，逐個連接或者設置儀器資源通道。在連接通道過程中，對UUT引腳的屬性和儀器資源通道屬性進行匹配性檢查，如不匹配，則輸出錯誤信息。連接關系建立后，可根據模型文件格式保存連接關系模型。

以某型存儲器的連接關系模型建模為例。首先讀取存儲器的UUT模型，解析出存儲器模型中的引腳名稱和信號屬性。按照引腳名稱逐個連接電源通道、數字測試儀器通道。在連接通道過程中，對存儲器引腳的屬性和電源通道、數字測試儀器通道屬性進行匹配性檢查。以存儲器為例的連接關系模型建模流程圖如圖5所示。

圖5 連接關系模型建模流程圖

2.5 信號模型設計

信號模型，主要描述被測集成電路測試所需的信號屬性。首先讀取并解析UUT引腳信號名稱及其屬性，后續在配置信號模型屬性時，將根據各引腳屬性進行規則檢查，如信號屬性與引腳屬性沖突，則輸出錯誤信息。如對電源引腳配置數字信號屬性，則應輸出錯誤信息。

信號屬性分為：電源屬性，電平、時序、向量等數字信號屬性，模擬信號、射頻信號等，可根據測試需要擴展信號類型。

電源信號屬性配置：根據測試類型不同，建立電源信號組合，如工作電源信號組合，拉偏電源信號組合，靜態電源信號組合等。在每種電源信號組合下，對于各個電源引腳進行參數配置，主要配置測試狀態(如開、關)、參數范圍(如電壓范圍、電流范圍)、運行模式(如各路電源的開啟順序、開啟延時、關閉順序、關閉延時等)等模式。

電平信號屬性配置：根據測試類型不同，建立電平信號組合，如連接性(開短路)電平信號組合，功能測試電平信號組合等。在每種電平信號組合下，對于各個數字引腳進行參數配置，主要根據數字引腳的輸入、輸出屬性，配置VIL、VIH、VOL、VOH、IOH、IOL、負載模式等。

時序信號屬性配置：根據測試類型不同，建立時序信號組合，如交流參數時序信號組合，功能測試時序信號組合等。在每種時序信號組合下，對于各個數字引腳進行參數配置，主要根據數字引腳的輸入、輸出屬性，基于事件驅動的原理，配置每個事件動作的特性和發生事件，如事件A為驅動高電平，發生在0 ms，事件B為驅動低電平，發生在1 ms等。

向量關系屬性配置：根據測試類型不同，建立向量關系組合，如直流參數測試向量關系組合，交流參數測試向量關系組合，功能測試向量關系組合等。在每種向量關系組合下，首先按照適用的軟件平臺需要的向量格式編寫向量文件，如參照STIL標準，向量文件中的UUT引腳要與前述UUT模型文件完全一致。向量文件的數量應不少于測試向量組合的數量，在編寫完向量后，在各個向量組合的屬性中選擇對應的向量文件。配置完畢后，可根據模型文件格式保存模型。模擬信號、射頻信號以及其他根據測試需要擴展信號的屬性配置可參照上述過程自定義。

在完成上述全部信號屬性定義并保存模型后，按照模型文件格式保存為信號模型文件。

以某型存儲器的信號模型建模為例。存儲器的信號模型建模包括電源屬性，電平、時序、向量等數字信號屬性配置。首先讀取并解析存儲器引腳信號名稱及其屬性。然后依次配置電源信號屬性、電平信號屬性、時序信號屬性，向量關系屬性。其中向量關系屬性配置：主要分為針對延時時間、建立時間、讀寫時間等參數測試的向量關系組合，以及功能測試向量關系組合等。在每種向量關系組合下，采用STIL標準格式編寫向量文件。功能測試向量關系組合對應的向量文件主要包含MARCH、WALK、全0全1等。

在完成上述全部信號屬性定義并保存模型后，按照模型文件格式保存為信號模型文件。以存儲器為例的信號模型建模流程圖如圖6所示。

圖6 信號模型建模流程圖

2.6 測試項目模型設計

測試項目模型，基于信號模型文件，組合出面向不同測試需求的測試項目。首先加載信號模型文件，根據需要建立不同類型的測試項目模型名稱，如開短路測試、直流參數測試(如輸入電壓測試、輸出電流測試等)、交流參數測試(如傳輸時間測試)、功能測試等；其次在各測試項目中，配置需要引用的信號屬性，包括電源、數字信號、模擬信號等的屬性。為保證測試程序正確執行，在測試項目執行前或執行后可加入相應的執行動作，如延時、計算等。配置完畢后，可根據模型文件格式保存模型。

以某型存儲器的測試項目模型為例。首先加載信號模型文件，依次建立測試項目，配置需要引用的信號屬性。以存儲器為例的測試項目模型建模流程圖如圖7所示。

圖7 測試項目模型建模流程圖

2.7 測試流程模型設計

測試流程模型，基于測試項目模型文件，首先解析出測試模型，其次按照測試需求，設置各測試項目的執行順序，并設置各個測試項目執行失敗或通過下的跳轉目標，設置測試流程模型的整體的執行開始與結束的動作以及中斷的標志。配置完畢后，可根據模型文件格式保存模型。

以某型存儲器的測試流程模型為例。基于測試項目模型文件，首先解析出測試模型，其次按照測試需求，設置各測試項目的執行模式等。以存儲器為例的測試流程模型建模流程圖如圖8所示。

圖8 測試流程模型建模流程圖

3 測試系統集成與校準方案

硬件平臺接口主要包含測試對接鎖緊裝置和電氣信號接口。測試對接鎖緊裝置用來鎖緊DIB(測試接口板)，達到DIB與測試頭內部Pogo Pin(彈性連接針)連接的目的。DIB結構用來加強和支撐DIB電路板、并實現鎖緊對接的輔助結構。通過硬件平臺接口，實現測試頭硬件資源通道與測試接口板的資源對接。硬件平臺接口組成如圖9所示。

圖9 硬件接口組成框圖

測試頭硬件平臺接口安裝使用示意圖如圖10所示。

圖10 對接裝置示意圖

3.1 測試對接鎖緊裝置

測試對接鎖緊裝置包含對接鎖緊結構及動力裝置等。DIB結構和對接鎖緊裝置安裝示意圖如圖11所示。

圖11 DIB結構和對接鎖緊裝置安裝示意圖

其工作過程如下：將DIB結構上的滾輪組放入滑動板斜槽入口中，定位針及定位孔保證DIB結構放入的位置精度，所有滑動板同步水平運動，將DIB電路板滾輪垂直壓入，實現DIB電路板的鎖緊。DIB結構和對接鎖緊裝置安裝示意圖如圖12所示。

圖12 DIB結構和對接鎖緊裝置安裝示意圖

測試對接鎖緊裝置的所有滑板必須同步運動，以實現DIB電路板的垂直、平穩、完全壓入。為保障對接的同步性，機構采用4組平面連桿，包括組A和組B各一對，通過軸實現同步運動。運動過程是：動力源水平直線推動杠桿，利用支點反方向拉動連桿A，連桿A帶動A組滑板向軸側運動，通過連桿B及轉臂將軸推轉，軸帶動B組滑板同步運動，從而實現所有滑動板同步運動[15-18]。對接鎖緊裝置內部機構如圖13所示。

圖13 對接鎖緊裝置內部機構爆炸圖

3.2 Pogo Block設計方案

電氣信號接口包含Pogo Block(彈性連接器)、測試線纜等，核心為Pogo Block。Pogo Block主要由上蓋板、下蓋板、本體、PCB四件部件構成。上蓋板、下蓋板采用工程塑料，起到Pogo Pin導向和壓合作用。本體為全金屬材料，Pogo Pin與本體在結構上是同軸探針結構。通孔四周由空氣絕緣，達到50歐姆的阻抗匹配要求。PCB 通過螺絲與block鎖住。

Pogo Pin應用于集成電路測試時測試信號輸出與測試DIB之間的精密連接，具有很強的穩定性和耐久性[19-20]。Pogo Pin主要以彈簧針接觸體為核心，可傳輸高速數字信號、模擬信號、直流電源等多類型信號。Pogo Pin主要由針頭、外管、彈簧三大基本部件構成。

Pogo Block設計示意圖如圖14所示。

圖14 Pogo Block設計示意圖

Pogo Block安裝結構命名為Housing(安裝外框/支架)。Pogo Block上加工導向筋等類似結構，與Housing上的導向槽相配合，保證所有儀表的Pogo Pin的高度保持一致；Pogo Block安裝在Housing上后，Pogo Pin垂直于Housing水平面，確保在對接過程中無水平方向位移。Pogo Block與Housing安裝示意圖如圖15所示。

圖15 Pogo Block的housing示意圖

4 指標測試與分析

4.1 軟件接口測試與分析

采用74系列計數器74HCT163，開展軟件接口測試。在模型格式文件的約束下，建立74HCT163的UUT模型，并基于所研制的DIB，建立連接關系模型。基于UUT模型和連接關系模型，依次完成電源、電平信號模型、時序關系模型和測試向量，將模型進行組合后，進一步生成測試項目模型，按照不同的測試場景，組合為測試流程，采用XML格式保存。其建模過程如圖16所示。

圖16 測試模型建模與驗證過程示意圖

為驗證接口，在綜合自動測試軟件中導入該XML文件，所生成的測試程序中的功能測試流程項目截圖如圖17所示。

圖17 模型導入解析后生成的功能測試流程

對所生成測試程序，通過編譯下載，即可加載到測試運行界面。各測試項目、部分DC參數的運行結果如圖18所示。

通過查看測試流程的執行結果，該芯片的連接性測試、DC參數測試(輸入電流、輸出高電壓、輸出低電壓等)、AC參數測試(延遲時間等)均能通過測試，滿足器件要求。

通過1)導入XML文件生成測試流程、2)對測試流程的編譯下載和執行、3)實際查看對比分析測試流程執行結果等三步操作，驗證了軟件接口符合預期設計要求，具有較好的可移植性和兼容性。

4.2 硬件接口測試與分析

首先進行Pogo Block結構安裝一致性測試。基于高精度圖像尺寸測量儀，將所需要的測試尺寸參數、基準測量點坐標輸入到測試軟件中，在保證良好接地的情況下，測試Pogo Block各個行列中各個的Pogo Pin與基準點的距離。部分測試數據如表1所示。

經測試，距離偏差數據均小于0.1 mm，滿足設計要求和實際使用要求。

其次開展電氣參數測試。主要使用矢量網絡分析儀，基于專門設計的信號測試板，測試Pogo Block性能是否滿足測試信號的需要。測試時通過信號線連接測試，主要測試網絡信號的S11，S21參數。部分測試數據如表2所示。

表2 部分Pogo Block電氣特性測試數據

分析測試數據表明，S11為-23.885 dB @3 GHz，S21為-8.875 8 dB @3 GHz，均滿足設計要求，滿足最高1.6 Gbps數字信號等的傳遞要求。

5 結束語

本文主要介紹了國產超大規模集成電路綜合自動測試系統軟硬件平臺的測試接口。其中軟件平臺接口主要采用基于模型的方法，構建可導入、具備一定通用性的測試模型，主要針對當前隨著被測對象的規模越來越龐大、測試程序之間不能互相移植問題，并采用存儲器、計數器等芯片對測試模型建模過程進行了說明和驗證。硬件平臺接口主要實現裝有被測集成電路芯片的測試接口板與測試頭的連接，滿足測試儀器與測試對象之間的信號傳遞關系，采用測試對接鎖緊裝置實現測試接口板的安裝鎖緊，采用Pogo Block實現電氣信號傳遞，通過測試，作為硬件平臺接口核心的Pogo Block的連接器引腳的偏差小于0.1 mm，電氣特征可滿足最高1.6 Gbps高速數字信號等的傳遞要求。未來進一步工程化設計后，本系統將可廣泛應用在集成電路的設計驗證、量產測試和篩選測試等環節，滿足國產集成電路測試需要。