基于時延陷波FXLMS算法的自適應APF設計?

徐亦杰 陳 亮 楊春宇

（中國艦船研究設計中心電磁兼容性實驗室 武漢 430064）

1 引言

電力電子裝置已經在電力系統中得到廣泛的應用，交直流變換以及各種發電和用電設備并網都可以看到電力電子裝置的身影。但是電力電子裝置并非是百利而無一害的，電力電子器件本質是高速電子開關，工作時會產生很高的電壓和電流變化率，由于寄生參數的存在，會在電回路中產生噪聲，給電網帶來了大量諧波［1］，造成用電設備的異常工作，危害設備的安全可靠運行［2］。

最早的有源電力濾波器（Active Power Filter，APF）由Sasaki H 在1971 年提出［3］，并在Akagi 于1982 年提出瞬時無功理論［4］后得到迅速發展。與此同時，新型全控型大功率電力電子開關器件進入實用階段，再加上數字電路逐漸往高集成度的方向發展，能夠實現更復雜的控制技術，使有源電力濾波器真正進入了工業實用階段。現在APF 常用的控制方法有雙PI 環控制、滯環電流控制、滑膜控制、無差拍控制、重復控制、預測控制、模糊控制、人工神經網絡控制等。在此基礎上研究出了大量的改進控制方式，例如Pandove 等對重復控制器靈敏度函數進行了平方修正，通過降低高頻范圍內的增益來解決高頻不穩定問題［5］；Bosch 等在普通PI 控制器上額外增加預測控制和應對參數變化的附加校正補償結構，在取得較好補償效果的同時耗費較少的計算量［6］；曹武等采用過采樣數字控制滯環電流跟蹤以穩定開關頻率［7］等。

截至目前，APF的研究主要針對陸上三相交流電網［8］，關注的諧波均為50Hz 基波的倍頻，缺乏適用于船用直流電網的APF。船用直流電網的主諧波頻率高達數千赫茲［9］，并且其高階諧波在幾千至十幾千赫茲均有分布。傳統的APF 檢測并跟蹤諧波的時域波形，然后輸出與諧波幅值相等、相位相反的抵消信號，動態抵消諧波電流。但是基于時域信號對諧波進行跟蹤抑制，會受到運算時硬件的固有延時的影響［10］，無法準確跟蹤高頻率的諧波。本文選取時延陷波的濾波-x 最小均方（FXLMS）算法作為自適應APF的控制算法，使設計的自適應APF能夠實現參數的實時迭代更新，從頻域的角度抵消主頻率為數千赫茲的高頻諧波電流。

2 基本原理及理論分析

2.1 LMS算法的工作原理

自適應濾波算法從原理上可以分為兩類，即最小均方算法（LMS）和最小二乘算法（RLS）。本文涉及的LMS算法［11］基于梯度下降規則，沿均方誤差曲面的最陡方向尋找使誤差信號的期望均方差值最小的最優權值系數。其原理框圖如圖1所示。

圖1 LMS算法原理框圖

P(z)為主通道，包含噪聲源至誤差信號檢測點之間的物理通道，S(z)為次級通道，包含控制信號輸出點至誤差信號檢測點之間的物理通道。算法的輸入信號為參考信號x(n)、誤差信號e(n)，輸出信號為濾波信號y(n)。具體定義如下：

定義W(n)為濾波器權值系數：

將初始激勵以一定的采樣率進行采樣產生序列x(n)，稱為參考信號：

其中n 表示采樣時刻，L 為控制器長度。n 時刻，濾波器輸出y(n)為

誤差信號e(n) 可表示為

按照最小均方誤差準則定義目標函數可表示為

權值系數使用梯度下降法進行更新，使濾波器權值系數的每一步變化都正比于均方誤差的梯度矢量的負值。自適應濾波器權值系數矢量的更新方式為

其中?W(n)是權值系數更新的梯度因子，μ是為提高算法收斂性能而引入的收斂步長。?W(n)的計算很困難，實際使用中，由于E[e2(n)]難以計算，所以通常采用瞬時值e2(n)作為估計值，通過快速迭代計算來達到無偏估計的效果。替換后可以計算出?W(n)的估計值(n)：

合并常數項后得到權值系數的更新公式為

由式（7）可知，在權值系數W(n)更新的過程中是用瞬時平方誤差對權值系數求偏導，若系統返回的誤差信號e(n)和送入算法的參考信號x(n)并不處于同一時刻，求得的梯度方向就會出現偏差，偏差較小時會影響算法的收斂速度，當求得的矢量方向與下降梯度的矢量方向相位偏差大于90°時算法就會出現不穩定［12］，這種不穩定與傳統閉環系統中相頻特性小于-180°是類似的。

2.2 陷波FXLMS算法的工作原理

FXLMS 算法［13］由經典的LMS 算法發展而來，在主動噪聲控制（ANC）領域取得了廣泛的應用［12］，是一種經典的降噪算法。FXLMS 算法相較于LMS算法添加了次級通道S(z)的概念，對控制信號從發出到取得系統反饋的相位延遲進行了補償。陷波FXLMS 算法是經典FXLMS 算法的一種陷波改進型，其原理框圖如圖2 所示。該算法的信號處理通道一次只能處理一個頻率，多頻點的復合諧波需要多個通道并行運算處理。從結構上來說，陷波FXLMS 算法的一個通道相當于一個正交的兩階陷波濾波器，即式（1）中的控制器長度L為2。

圖2 陷波FXLMS算法原理框圖

圖2 中W1和W2為陷波權值系數。參考信號x(n)由內部的信號發生器，直接數字式頻率合成器（DDS）產生。對于已知諧波頻率的情況可以直接使用該頻率值，若該頻率未知，則需要檢測諧波頻率成分。假設該頻率為f，幅值為A，則參考信號x(n)為

經過濾波器對應的輸出信號為

用M 階有限沖擊響應（FIR）濾波器S'(n)對真實的次級通道S(z)進行估計：

在實際使用中，通常采用附加白噪聲法對次級通道的傳遞函數進行離線建模［14］。假設濾波器S'(n)對次級通道S(z) 的估計不存在辨識誤差。式（4）應改寫為

設參考輸入信號具有局部平穩性，使權值系數在L 個采樣時間段內基本維持不變。則式（13）的后半部分可以改寫為

式中x'(n)稱為濾波參考信號，是輸入信號x(n)與次級通道估算值S'(n)的卷積。

在FXLMS 算法的框架下，主通道權值系數更新方式為

式中μ為收斂步長。

2.3 以時延方式替代次級通道卷積

由式（14）可知，參考信號x(n)需要與次級通道權值系數S'(n)求卷積，以補償次級通道帶來的幅值和相位影響，所以當次級通道階數較高時仍然具有很大的計算量，可采用時延的方式代替卷積運算［15］，以減小計算量。具體的實現方式為將單位脈沖響應函數（在本文中對應次級通道建模得到的權值系數），進行快速傅里葉分解（FFT）后得到相頻特性P(f)，由于延時必須為正數，調整P(f)的值處于-2π～0之間。相位φ與時延t 有如下關系：

式中f 為信號源頻率。可得延時的具體時鐘周期數為

式中fs為數字電路的工作時鐘頻率，本文中根據硬件性能設為400kHz。

將d(f)的值以表的形式存儲到數字控制系統的存儲器，以當前信號源頻率值f 為地址進行查表得到對應頻率的延遲時鐘周期數。對內部DDS 信號源合成的正弦波、余弦波進行延時操作后送入算法作為參考信號x(n)。

影響算法穩定性的是次級通道帶來的相位誤差，而幅值變化只影響收斂速度，因此時延可以替代次級通道的卷積運算。

3 基于時延陷波FXLMS算法的APF設計

3.1 APF整體結構

APF的整體結構如圖3所示。APF并聯接入船用直流電網。

圖3 APF拓撲結構示意圖

圖3中各模塊的功能如下。

1）參考信號從注入點的諧波源一側采樣送入預處理模塊；

2）誤差信號從注入點的負載一側采樣送入預處理模塊；

3）預處理模塊通過對參考信號進行FFT 運算獲得諧波的頻率成分，向算法模塊發送幅值最高的若干頻點，并使用積分電路和低通濾波等處理時域誤差信號向算法模塊發送；

4）算法模塊負責計算指令電流，其詳細結構如圖4所示；

5）逆變模塊采用單相全橋電路，使用正弦脈寬調制（SPWM）方式跟蹤送入的指令電流信號；

6）注入模塊包括隔直電容和緩沖電路等。

圖4 以三頻點諧波工況為例，設置了三個并行處理的陷波通道。其中誤差信號和DDS 信號的頻率值由前一級的預處理模塊發送，輸出的指令電流信號發送至逆變模塊。每個陷波通道獨立工作，基于LMS 算法的梯度下降規則對權值系數進行更新，各通道的輸出信號再疊加形成總輸出，對多頻點的目標諧波進行抑制。

圖4 時延陷波FXLMS算法模塊結構示意圖

3.2 時延陷波FXLMS算法軟件設計

本文的現場可編輯邏輯門陣列（FPGA）采用Verilog 語言進行編程。Verilog 語言是一種自上而下的硬件描述語言，需要將控制算法分為幾個模塊進行編寫，頂層模塊通過調用各個子模塊來實現算法功能。本文的設計思路如圖5所示。

圖5 時延陷波FXLMS算法FPGA程序設計思路

由于200MHz 系統時鐘頻率很高，首先通過分頻或定時器的方式獲取400kHz 的工作時鐘。本文采用定時器的方式生成400kHz 的工作時鐘，包括算法權值系數更新、AD 芯片采樣及讀取、PWM波生成等操作均以工作時鐘觸發步進。

除了算法本身的各組成模塊之外，還有若干用于通信的輔助模塊。例如與AD 芯片進行通信的串行外設接口（SPI）模塊以及與微控制單元（MCU）進行通信的SPI 模塊。AD 芯片通過三線SPI 通信向FPGA 周期性發送誤差信號e(n)，MCU 通過四線SPI 向FPGA 發送諧波幅值最高的數個頻率值，并兼有與上位機通信的功能。

4 試驗平臺搭建及試驗結果分析

試驗裝置的基礎架構如圖6所示。

圖6 APF裝置基礎架構

該裝置可分為以下幾個環節：

1）電流檢測環節采用羅氏線圈配合積分電路以及低通濾波器檢測諧波電流。諧波電流的模擬量送至模數轉換環節。

2）模數轉換環節。本文采用的AD芯片分辨率為16 位，實際使用采樣率400kHz。AD 芯片與FP?GA 之間采用SPI 通信，將諧波電流的數字信號發送至算法控制環節。由于沒有雙向通信需求，采用三線SPI通信。

3）算法控制環節。本文中的FPGA 系統時鐘頻率200MHz，工作頻率400kHz。參考信號的頻率值由MCU進行FFT計算并通過SPI通信傳輸給FP?GA。FPGA 基于時延陷波FXLMS 算法計算指令電流并轉換成PMW波送至逆變輸出環節。

4）逆變輸出環節。逆變器的開關管選用能適應400kHz高速開斷的MOS管。本文的背景是消除電力電子設備產生的諧波，因此逆變器的開關器件的開關頻率必須要遠高于諧波源。拓撲結構采用48V直流電源的單相全橋電路。

5）并網緩沖環節。為減小APF 并網時對電網的沖擊，裝置輸出側包含了隔直電容、隔離變壓器以及緩沖電路。

諧波抑制試驗平臺主要包括干擾源、負載電阻、控制模塊、逆變模塊等模塊。干擾源使用信號發生器連接功放，形成諧波電壓源。信號發生器應至少能同時生成三個頻率的正弦波，以對多頻點的工況進行試驗驗證。選取5kHz、10kHz、15kHz 為例，設置信號發生器并疊加輸出至功放。調整干擾源的大小至0.1Ω 負載電阻上產生的干擾電流幅值為10A。為保證羅氏線圈的檢測值準確、穩定，臨時采用了塑料瓶確保載流導線從線圈中心軸心通過。正式使用時應固定羅氏線圈與電網母線的相對位置，使電流從羅氏線圈的中心軸線流過。羅氏線圈檢測到干擾諧波電流后經過低通濾波以及放大后，送給AD 芯片作為誤差信號。試驗平臺的搭建示意圖如圖7所示。

圖7 有源電力濾波器試驗平臺

完成平臺搭建后，通過合適的探頭，對諧波電流進行檢測，連接頻譜儀獲取頻域的抑制效果對比，結果如圖8所示。

圖8 諧波電流抑制效果頻域對比圖

抑制效果總結如表1所示。

表1 APF啟動前后諧波抑制效果對比

從頻域對比可以看出，裝置對5kHz、10kHz、15kHz 的復合頻率諧波的三個頻點均取得了24dB以上的抑制效果。APF 裝置對預設諧波頻率抑制效果均達到24dB 以上，實現了對高頻諧波的有效抑制。

5 結語

針對缺乏適用于船用直流電網的APF的現狀，分析并設計了基于時延陷波FXLMS 算法的自適應APF。搭建了基于FPGA的APF試驗平臺進行試驗驗證。根據原理，所設計的APF能抑制20kHz以內的若干個任意頻點的諧波，頻點越多則對硬件的要求越高。試驗以5kHz、10kHz、15kHz的三頻點復合頻率諧波為例，APF裝置對預設諧波頻點抑制效果均達到24dB以上，實現了對高頻諧波的有效抑制。