基于FPGA 的微型示波器設計

王 培，熊躍軍，劉 倩，龔承岳，石陽波

（長沙學院，湖南 長沙 410022）

0 引 言

在電子信息技術飛速發展的時代，在科研研究實驗中示波器作為一種實用性的測量工具是必不可少的。示波器的主要功能就是通過接收不可見的電信號，將之轉化為人們所熟知的圖形，供科研人員研究。本文設計的微型示波器可分為2 個部分，分別為硬件設備和應用程序，與各大高校使用的示波器有所區別。目前，大多數實驗室所配置的示波器基本都是大型的、笨重的、結構復雜、功能煩瑣。微型示波器相較于大型的示波器而言，具有體積小、便于運輸、結構簡單、使用方法簡易等優勢。利用現場可編程邏輯門陣列（Field Programmable Gate Array，FPGA）技術設計的微型示波器比較于大型傳統的示波器而言，不論是在設計難易、設計開銷，還是在使用難易等方面都具有很大的優勢[1,2]。

1 系統功能概述

本系統是以FPGA 的開發板為核心設計而成，主要由高速AD 模塊、FPGA 開發板及程序三部分組成。高速AD 模塊主要由高速AD 芯片（AD9280）、衰減電路（衰減到0 ～2 V）、模擬電壓輸入接口（-5 ～5 V）外加電源模塊（±5 V，3V3）構成。首先，高速AD/DA 模塊會在模擬電壓輸入接口接收外部模擬信號，模擬信號經過衰減電路，再由AD9280芯片采用二進制數據采集，進行模擬-數字信號的轉換。FPGA開發板對數據進行接收處理，獲得基本參數。FPGA 開發板及程序由數據抽樣存貯模塊以及液晶顯示器（Liquid Crystal Display，LCD）顯示模塊分別對數據進行抽樣、處理和儲存，完成界面繪制、波形變化繪制和數據變化顯示。

2 系統設計方案

微型示波器的工作流程如圖1 所示。當開發板接通電源時，FPGA 會通過Verilog 代碼對開發板進行配置，實現對開發板的初始化設置，此時外部的高速高精度A/D 模塊開始采集模擬數據。然后實驗所需要的檢測模擬信號通過運算放大器AD8065進行放大，以達到AD9280 元件的檢測要求，再被32MSPS 模數轉換器AD9280 轉換為開發板可識別的數字信號。進入FPGA 后，該數字信號分成2 路，一路輸入到測量模塊，用于測量信號的幅值；另一路將數據寫到雙口隨機存取存儲器（Random Access Memory，RAM）中，在此過程還要不停地判斷觸發條件，一旦滿足觸發條件，就記錄此時的RAM 地址用于繪制波形[3]。軟件方面最重要的就是在于與硬件之間進行數據交互，通過添加IP 核接口實現 Nios II 處理器與外設之間的信息傳輸，自定義IP 核封裝Avalon-MM 接口，Nios II 處理器使用一些通信協議保持與自定義的IP 核進行溝通，如Avalon-MM 總線協議，實現硬件加速模塊與軟核數據的通信。Nios II 處理器可以接收觸發電平、抽樣率、波形的縮放比例等控制參數[4]。

圖1 微型示波器工作流程

3 硬件設計

本次設計的硬件設備包括3 部分，分別是LCD液晶屏、FPGA 開發板和高速AD/DA 模塊，其中高速AD/DA 模塊負責對模擬信號進行采集、模擬信號輸出、數字化處理和數字信號數據傳輸；FPGA 開發板負責與高速AD 模塊進行數據對接，同時與LCD液晶屏進行數據交互；LCD 液晶屏負責示波器的面板，主要是進行測量參數的實時變化顯示、波形變化顯示以及控制功能輸入口。系統的硬件設計框架如圖2 所示[1]。相較于其他的開發方式，如單片機和嵌入式，以FPGA 為核心的開發方式的優點在于內部可嵌入軟核，增強開發板的數據處理能力，還有時鐘周期小、內部延時小、自定義集成電路等。一個FPGA 芯片可以快速進行數據采集、數據處理、數據交互和數據緩存與傳輸，不僅可以提高設備的穩定性，還可以減少不必要的浪費[2]。模擬信號首先經過信號調理電路（衰減電路）進行降壓處理，AD 轉換電路對外部模擬信號進行采樣處理，將模擬信號轉換為數字信號，由FPGA 將AD 模塊轉化的數字信號進行存貯和處理，再將信號的參數和波形繪制呈現在LCD液晶屏上。

圖2 硬件主體框架

3.1 高速AD 模塊

高速AD 模塊是一款以AD9280 為核心芯片的模塊。AD9280 芯片由亞德諾半導體技術有限公司主導設計，具有高性能、低功耗的特點[5]。

AD9280 內部采用多級差分流水線架構，能夠分級快速處理數據，從一個分級階段到一個更高級的階段，每個階段都可以提高采集的精度，達到百萬級采樣速率且保持低溫低功率運行，如圖3 所示。AD9280 芯片輸出的數字信號的數據格式是以直列二進制輸出格式表示。不同于其他元件，AD9280 含有很多可編程硬件部件，而且這些硬件部件有電壓電流、負載變化、溫度、濕度等其他可影響因素無關的特性，運行速度極快。

圖3 多級差分流水線架構

此外，通過所研究的時序波形可以發現，如圖4所示，AD9280 芯片在處理采集的數據時，并不是第一時間進行數據處理，而是要經過25 ns 的等待時間才接收數據。時鐘輸入是從AVDD 引腳通過內部緩沖與一個逆變器進入。該特性允許AD9280 芯片適應+5 V 或+3.3 V 互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）邏輯門電路輸入信號，流水線架構可以在輸入時鐘的上升和下降邊緣上運行；驅動時鐘輸入的邏輯是高速或高級CMOS（HC/HCT，AC/ACT）邏輯，以確保最小化占空比的變化。此外，CMOS 邏輯提供了對稱的電壓閾值水平和足夠的上升與下降時間來支持AD9280 芯片達到32 MSPS 的采樣頻率[7]。

AD9280 芯片用一個超出范圍的信號（OTR）表示一個溢出狀態，可用來確定測量電壓是否低或高溢出，只有OTR 信號為低電位時，AD9280 芯片才會正常運行，于此可以判斷所得數據是否正確。因此，在模擬數據輸入端口需要設計一個電壓衰減電路，降低電壓至有效范圍之內。

圖4 AD9280 時序波形分析

3.2 高速DA 模塊

由3PD9780 芯片構成的高速DA 模塊，是一種電流輸出數模轉換器（Digital to Analog Converter，DAC），是由思瑞浦公司研發的一款以大量P 溝道金屬氧化物半導體（Positive Channel Metal Oxide Semiconductor，PMOS）電流源陣列組成的芯片。該陣列被分成32 個相等的電流，能夠提供高達20 mA 的總電流，構成5個最高有效值（Most Significant Bit，MSBs）。其余的3 個MSB 也采用了相等加權的電流源，其總和等于一個MSB 電流源的7/8。使用電流源實現上下位有助于保持DAC 的高輸出阻抗（即>100 kW）。所有這些電流源都通過PMOS 差動電流開關切換到2 個輸出節點中的一個或另一個。這些開關是基于一種新的架構，大大提高了失真性能。由這8 個數據輸入（MSB）引腳和一個時鐘輸入引腳組成輸入數據，具有8 位數據位，且3PD9780 芯片支持高達125 MSPS 的時鐘速率。3PD9780 的工作原理比較簡單，只需要輸入一個時鐘信號，給定合理的參考電壓，則會產生差分電流信號。經過一個7 階低通濾波器，再經過2 個AD8066 將差分電流信號變為單端信號并放大。3PD9780 的原理如圖5所示。

圖5 3PD9780 的原理

4 軟件設計

為了搭建微型示波器系統，提出一種不同于其他系統的示波器，極大程度地發揮了FPGA 的優勢，采用并行模式并創造了多個模塊，以達到能夠在一個時鐘周期內進行多級數據處理的目的，主要分4 個層次：數據處理區、驅動層、數據交互區以及用戶界面（User Interface，UI）。軟件設計結構如圖6 所示。

圖6 軟件設計結構

UI 界面主要是實現AD 采集的波形數據以及波形變化的顯示，再者識別觸摸點并發送識別的觸摸坐標至數據處理模塊。

數據交互層通過Avalon-MM 接口模塊實現Nios II 處理器與各個模塊之間的數據交換，保持交換數據的準確性以及速率[7]。

數據處理層包含參數測量、AD 數據采集、先進先出隊列（First In First Out，FIFO）暫緩模塊以及數據存儲模塊，主要是實現對AD 采集信號的數據進行測量、高精度采集以及存儲和傳輸像素數據，保證數據的完整性、有序性。

驅動層作為系統必不可少的一部分，主要是對FPGA 的IO 口進行配置，使得軟件程序可對LCD 實現操作；其中的時鐘模塊是用來控制各個模塊的運行，保證各個模塊互不相擾，可以正常運行。

5 系統調試測試

本文主要進行對系統的可行性以及測量數據與一般示波器的對比測試，系統演示和測量數據對比（圖7、表1）表明，微型示波器系統可以實現系統的正常運行，擁有一般示波器的功能，且測試數據的誤差很小，滿足一般需求。

圖7 GWINSTEK 示波器與本系統比較數據

表1 測量數據對比

本系統通過與GWINSTEK 示波器進行數據比較，使用信號發生器生成一系列測試信號，考慮到信號發生器損耗、老化、測試連接線等問題，對二者的數據進行比較分析得出結論如下。本系統的電壓測量誤差0.1 ～0.02Vpp，頻率測量在0.001 kHz 范圍內，系統性能良好。

6 結 論

本文介紹了基于FPGA 的微型示波器的設計方案和實現，通過FPGA 硬件和Quartus Prime 集成開發環境的聯合應用，可以實現對大多數電信號進行測試，并且通過與GWINSTEK 示波器檢測對比，說明本系統可以媲美大多數的大型示波器。