基于隧穿磁阻磁強計的軟物理不可克隆函數(shù)設計

李翔宇 劉冬生 汪鵬君 李樂薇 張躍軍

①(華中科技大學集成電路學院 武漢 710061)

②(溫州大學電氣與電子工程學院 溫州 325035)

③(寧波大學信息科學與工程學院 寧波 315211)

1 引言

近年來，利用薄膜電阻工藝制備的磁阻型傳感器得到了迅猛的發(fā)展[1,2]，磁阻型傳感器已經(jīng)從霍爾(Hall)傳感器、各向異性磁電阻(Anisotropic Magnetic Resistance AMR)、巨磁電阻(Giant Magnetic Resistance GMR)發(fā)展到隧穿磁電阻(Tunneling Magnetic Resistance, TMR)。TMR傳感器擁有高靈敏度、微型化、低成本、低功耗等優(yōu)點，未來必將成為微小型磁強計競爭的制高點[3]，目前已經(jīng)被廣泛應用于軍事和民用領域。在軍事領域應用中，可以通過檢測地磁信號和磁異常信號來用于無人機反潛、彈藥引信和排雷排爆等[4]。在民用領域中，可通過搭載高精度慣性傳感器用于微納衛(wèi)星和車聯(lián)網(wǎng)中的GPS定位導航以及交通監(jiān)測中車流量監(jiān)測[5,6]。然而，在這些應用場景下，被檢測的信號幅值微弱，信號頻率極低(1 Hz左右)，這對TMR磁強計系統(tǒng)(傳感器搭載讀出電路)的微弱信號檢測能力提出極高要求，如何有效地提取磁場信息已成為問題的關鍵。

TMR磁強計系統(tǒng)作為底層感知芯片在應用中面臨IP核盜用、硬件木馬、逆向工程、側信道攻擊等各類安全威脅[7]，美國華盛頓國際戰(zhàn)略研究中心的一份報告顯示：全球因信息安全問題造成的經(jīng)濟總損失接近數(shù)千億美元[8]。我國也非常重視芯片安全，將其列入國家戰(zhàn)略發(fā)展的重點方向之一。在芯片的安全防護中，物理不可克隆函數(shù)(Physical Unclonable Function, PUF)應用較為廣泛，它利用芯片的固有物理特征，通過施加激勵產(chǎn)生的激勵響應對(Challenge Response Pair, CRP)來用于加密過程中密鑰生成。現(xiàn)有的PUF通常是利用芯片加工制造過程中晶體管偏差來構建的。在PUF單元中，這些偏差表現(xiàn)為傳輸門之間的不均勻延遲，如果PUF單元數(shù)量足夠大，盡管每個芯片具有相同的設計并且由相同的制造工藝生產(chǎn)，但是各個芯片可以被唯一地識別。常見的PUF設計包括仲裁器[9,10]、環(huán)形振蕩器[11]、靜態(tài)隨機存儲器和靜態(tài)隨機存儲器[12]、鎖存器[13]和觸發(fā)器[14]等，然而，傳統(tǒng)的PUF發(fā)生器如果集成到已有的傳感器系統(tǒng)中，將會增加電路設計難度以及額外成本和開銷。研究人員利用現(xiàn)有的傳感器芯片來實現(xiàn)一種輕量型固有(intrinsic)PUF。Willers等人[15]提出了一種新的量化方案，即從MEMS陀螺模擬輸出中提取位串，并可產(chǎn)生一個全熵128 bit密鑰，然而該設計沒有集成數(shù)字讀出電路，嚴重限制了陀螺儀的應用。Labrado等人[16]利用壓電傳感器在制造中等效阻抗存在的差異，通過施加交流電壓激勵，得到PUF響應數(shù)據(jù)。該設計需要外加交流電壓源，對傳感器正常工作帶來極大的不便。在有限的硬件資源條件下，如何實現(xiàn)傳感器芯片的安全防護也是一個關鍵問題。

綜合以上兩個關鍵問題，在高精度信號檢測方面，本文設計了斬波儀表放大器和高精度模數(shù)轉換器，利用斬波技術來抑制低頻1/f噪聲，在前端讀出電路設計了紋波抑制反饋回路來消除斬波后的高頻紋波，利用高精度Sigma-Delta ADC將采集到的模擬信號轉換成穩(wěn)定數(shù)字信號。在安全防護方面，利用TMR傳感器的工藝偏差所反映出傳感器芯片特征信息作為該系統(tǒng)的唯一密鑰，提出一種基于TMR磁強計的軟PUF設計方案，本方案利用多個傳感器固有的偏差特性，使得攻擊者更難定位到具體位置，甚至很難知道傳感器偏差的存在，使之具備防御模式攻擊的能力，降低了被攻擊的風險。

2 TMR傳感器讀取電路設計

TMR傳感器是利用薄膜電阻工藝制備出多層膜的磁隧穿結(magnetic Tunneling Junction)構成的，如圖1所示，多層膜結構自上而下依次為自由層、勢壘層、釘扎層、反鐵磁層。當外界有磁場變化時，磁隧穿結中的電子由自由層隧穿到釘扎層，磁場的大小跟電子的隧穿機率相關，隧穿結阻值也隨之變化[17]。TMR傳感器就是利用由多個磁隧穿結串聯(lián)組成，在應用中通常將4個TMR敏感電阻構成推挽式惠斯通電橋來提高傳感器的靈敏度和線性度。商用TMR傳感器磁阻變化率較低，其輸出的信號幅值一般在毫伏左右，利用前級低噪聲讀取電路將信號放大后，再通過Sigma-Delta ADC將信號轉換成穩(wěn)定的數(shù)字信號。

圖1 TMR傳感器讀取電路

本文選用的TMR傳感器是多維科技公司的TMR2922，其主要參數(shù)如表1所示。在高精度磁場檢測應用中，磁強計的噪聲是主要考慮的參數(shù)，要實現(xiàn)低噪聲的TMR磁強計系統(tǒng)，讀取電路的等√效輸入磁場噪聲要低于TMR傳感器的本底噪聲1nTHz(@1 Hz)，并且噪聲的轉角頻率應在幾mHz處，以滿足信號帶寬范圍內是白噪聲；其次是抑制共模信號的能力，這也是影響系統(tǒng)精度的關鍵因素之一，共模抑制比應達到120 dB；讀取電路中的運放失調可達10 mV左右，嚴重影響被檢測信號的精度，輸入級電路需滿足低直流失調誤差(一般μV量級)來維持系統(tǒng)精度。TMR傳感器內電阻為2 kΩ，所以針對低幅值2 kΩ內阻的電壓信號，輸入阻抗要達到10 MΩ的量級；總結以上對讀取電路性能指標要求詳見表1。

表1 TMR傳感器參數(shù)和接口電路的設計指標

2.1 斬波儀表放大器設計

TMR傳感器的前級讀取電路尤為關鍵，決定了磁強計系統(tǒng)的整體性能[18]。在輸入級電路中，一般要求電路噪聲的轉角頻率很低以保證信號在低頻處(1 Hz)有較高的信噪比。然而運放噪聲轉角頻率為10 kHz左右，這遠遠超過預期的指標，因此本文采用斬波開關調制的方法將低頻處的噪聲調制到高頻，再通過后端的解調開關將信號解調至低頻。該方法可以避免噪聲混疊，不會引入額外的基帶熱噪聲，更適用于連續(xù)時間低頻信號檢測電路[19]。如果讀取電路要實現(xiàn)1 mHz的轉角頻率，后級電路的噪聲轉角頻率等效到前級電路也應低于1 mHz，讀取電路輸入級的直流增益A01要足夠大來維持這個參數(shù)，A01至少達到140 dB

較大的直流增益還可以有效地抑制噪聲和后級非線性。TMR傳感器的差分輸出電壓幅值很低且共模電平會在幾伏的范圍變化，因此輸入級采用斬波儀表放大器(Instrument Amplifier, IA)來調節(jié)這個變化的共模電平并實現(xiàn)更高的共模抑制比，電路結構如圖2所示。傳統(tǒng)的斬波運放中，輸出級聯(lián)低通濾波器，則需要大電阻或大電容，這樣會占據(jù)芯片很大的面積，功耗也會急劇增加，同時濾波器的過渡帶很寬，嚴重影響信號精度。針對此問題，本文提出一種新型連續(xù)時間紋波抑制回路，通過反饋環(huán)路來消除輸入級高頻紋波，本方法可有效避免級聯(lián)低通濾波器影響信號精度的問題。

本文設計的斬波頻率fchop為200 kHz，利用Cadence軟件對斬波IA整體電路進行噪聲特性仿真，仿真結果如圖3所示，紅色曲線和綠色曲線分別表示儀表放大器未進行斬波和斬波處理的等效輸入噪聲。從中可以看出，在高頻處二者噪聲相當，原因是白噪聲是主要噪聲；兩條曲線的1/f噪聲轉角頻率不同，經(jīng)過斬波處理后，1 mHz處的等效輸入噪聲為273.2 μV/sqrt(Hz)降低至125 nV/sqrt(Hz)，在低頻處1/f噪聲降低了3個數(shù)量級。通過仿真可以得出，應用斬波技術能夠有效抑制低頻處的1/f噪聲，可以將讀取電路的1/f噪聲轉角頻率降至mHz量級。

圖3 斬波前后的噪聲仿真

2.2 Sigma-Delta ADC

為實現(xiàn)TMR傳感器的高精度數(shù)字輸出，設計基于開關電容拓撲的Sigma-Delta ADC。與Nyquist采樣率的ADC比，Sigma-Delta ADC具有更好的信噪比，主要原因是采用過采樣和噪聲整形技術，提高量化精度，分辨率可達到16～20 bit，這里用LSB表示最低有效位，OSR表示過采樣率，fb為信號帶寬，fs為采樣頻率，則信號帶寬內量化噪聲總能量

此時，利用過采樣技術后最大信噪比為

對于一個L階N位量化的Sigma-Delta ADC最大信噪比

由式(4)可知，Sigma-Delta ADC的最大信噪比隨著階數(shù)L增加而增大，這是因為高通噪聲傳遞函數(shù)的阻帶衰減從而使量化噪聲降低，而信號傳遞函數(shù)的頻帶內，噪聲功率減小，使得信噪比增大。最大信噪比隨著過采樣率(OverSampling Rate,OSR)的增加而增大。在Sigma-Delta ADC設計中，模擬Sigma-Delta調制器的精度決定了ADC的性能水平，調制器中的系統(tǒng)參數(shù)是通過提高穩(wěn)定性和降低諧波失真原則來優(yōu)化設計的。本文設計了一種具有3階噪聲整形的Sigma-Delta調制器如圖4所示，電路拓撲結構采用開關電容積分器的全差分級聯(lián)，全差分拓撲可以抑制時鐘饋通，減少電荷注入，減少偶次諧波，并與前級電路匹配。為了維持前級電路的信噪比，調制器的目標分辨率是在信號帶寬下的有效位數(shù)達到18 bit。為了減少寄生電容對開關電容積分器的影響，本文設計了具有延遲的下降沿時鐘開關(P1和P1d)，在采樣階段和積分階段可以有效抑制電荷注入和寄生電容的影響。通過在Simulink下建模仿真，為滿足信噪比要求，本文采用3階前饋結構，過采樣率為200 kHz，通過仿真各級積分器的瞬態(tài)結果，本文提出的Sigma-Delta調制器可以實現(xiàn)模擬到數(shù)字的信號轉換，功能正確，各級積分器輸出幅值在±0.2 V以內，該拓撲具有輸入范圍小和穩(wěn)定性好的優(yōu)點。后級的數(shù)字抽取濾波器采用常規(guī)設計產(chǎn)生18 bit并行輸出，這里不再贅述。

圖4 3階Sigma-Delta調制器電路

3 基于TMR磁強計的軟PUF設計

傳統(tǒng)的硅基PUF通常利用多個晶體管的偏差提取激勵響應對(CRP)[20]，這種方法對于已有的傳感器系統(tǒng)，很難完成芯片植入，大大增加了設計難度，又增加了硬件開銷。因此，本文利用讀出電路完成傳感器在零信號輸入的物理特征提取，提出一種適用于TMR傳感器的軟PUF設計方案。針對多個傳感器的工藝偏差，有效提取在相同的電源電壓工作下磁強計的響應，利用隨機平衡算法對比傳感器的零位輸出從而完成軟PUF的設計。由于TMR傳感器制造工藝是采用薄膜電阻工藝，制造過程中難免引燃工藝偏差，所以每個傳感器橋式電阻上的電壓實際上也不會一致，這些差分電壓將由每個TMR傳感器的固有特性而變化。這些固有特性將表現(xiàn)為每個TMR磁強計的固有響應。TMR磁強計在5 V電源供電和近似零磁場下，每個傳感器零位偏差經(jīng)18 bitADC輸出固有的量，對于256 kHz的采樣頻率來說，可以采集10 000次輸出，利用多點平均的方法來提高系統(tǒng)的可靠性。

本文設計的軟PUF并不是簡單地從每個TMR磁強計中獲取讀數(shù)并將其組合以生成響應，而是比較多個傳感器組的輸出偏差，并確定哪一個更大，比較結果由1 bit表示。采用多個TMR磁強計比較的方法可以大大增加PUF的數(shù)量，并且不必考慮其他外界環(huán)境因素，更有效地比較出每個TMR的固有特性。如圖5所示，將任意3個TMR傳感器設定為1個傳感器組，比較一個傳感器組中兩個傳感器零位偏差的大小，輸出響應采用一位二進制碼流表示，本文設定零位偏差較大的輸出結果為1，反之為0。這里以8個TMR傳感器為例，利用一個簡單的隨機平衡算法從8個傳感器隨機選出3個作為1組，再從這組任選兩個TMR傳感器進行零位比較運算，在這里組的選擇和進行傳感器的傳感器均為隨機的，PUF響應數(shù)據(jù)就是通過傳感器的多次比較來獲取的，隨機平衡算法的偽代碼如算法1所示。8個TMR傳感器零偏響應值記錄在數(shù)組v當中，每個TMR傳感器的序號對應于數(shù)組v的位置，數(shù)組bit是包含8位響應位的子集，每一組比較必須是唯一的，例如取出傳感器1和傳感器2的零偏值進行比較，然后place的值增加1，也就是將下一組要進行比較的傳感器位置都加1，然后再進行運算，這個比較過程重復127次以上，以產(chǎn)生一個完整的128 bit響應，該響應結果不會偏向某個傳感器，從而達到平衡。

圖5 TMR傳感器測試

4 實驗結果

本文設計的電路采用上海華虹標準0.35 μm CMOS工藝完成工程批流片，利用壓焊機中的硅鋁絲將ASIC芯片上PAD點與對應PCB電路板上連接起來。本文搭建的磁屏蔽測試系統(tǒng)如圖6所示，TMR傳感器通過搭載接口ASIC芯片并集成于同一PCB電路板，將TMR磁強計系統(tǒng)放置在磁屏蔽桶內。本文采用的磁屏蔽桶由高磁導率坡莫合金構成3層屏蔽，其內部是亥姆赫茲線圈，在磁屏蔽桶的幾何中心位置剩磁低于1nT，屏蔽效能可達到外界環(huán)境磁場的1/10 000。通過調節(jié)電流源Kenwood PW36-1.5ADP來調節(jié)磁屏蔽桶內的磁場，TMR傳感器和接口ASIC芯片由高精度電源Agilent E3631A供電，TMR磁強計系統(tǒng)的數(shù)字輸出信號利用邏輯分析儀Agilent 16804A采集并存儲。

算法1 隨機平衡算法偽代碼

圖6 TMR磁強計系統(tǒng)測試

4.1 TMR磁強計系統(tǒng)測試

測試TMR磁強計之前，先對其進行功能驗證，利用示波器Agilent MSO9104A采集讀出電路的輸出數(shù)字碼流，磁強計的瞬態(tài)響應結果如圖7所示，藍色部分為輸入信號，粉色部分為時鐘信號，黃色部分是系統(tǒng)數(shù)字輸出信號，可以得出測試結果與Simulink系統(tǒng)級瞬態(tài)仿真一致，ASIC芯片實現(xiàn)了模擬信號到數(shù)字信號轉換的功能。將TMR磁強計系統(tǒng)放置在磁屏蔽桶的幾何中心位置(屏蔽效果最佳)，通過調節(jié)亥姆赫茲線圈中電流的大小來調節(jié)桶內磁場強度，本文設計的磁強計量程為±100 μT，在–100 μT～+100 μT(1 Oe=100 μT)之間每隔20 μT測試1次，在零磁場測試1次，一共測試11點，然后進行線性擬合，非線性測試結果如圖8所示，TMR磁強計的非線性為0.11%。利用邏輯分析儀采集TMR磁強計輸出的數(shù)字信號，然后利用MATLAB軟件進行快速傅里葉變換得出噪聲功率譜密度，如圖9所示是基于Hamming窗函數(shù)下的輸出頻譜圖，從中可以得出，TMR磁強計噪底達–140 dBV/Hz1/2，3次諧波失真為–107 dB。

圖7 TMR磁強計瞬態(tài)測試結果

圖9 TMR磁強計PSD測試

4.2 PUF測試

本文用唯一性來衡量不同物理不可克隆函數(shù)獲取TMR傳感器零位偏差的能力，唯一性理想值為50%。提出基于TMR傳感器PUF響應采用不同個體輸出響應之間漢明距離的方式衡量唯一性(Uniqueness)，其表示對k個不同PUF個體的平均片間HD，可按式(5)計算[21]

其中，Ri和Rj分別為第i和第j個PUF發(fā)生器的輸出響應，本文所設計的TMR傳感器PUF平均片間HD的統(tǒng)計直方圖(包含擬合曲線)如圖10所示，漢明距離呈近似正態(tài)分布，計算得出該PUF發(fā)生器的唯一性為47.04%，接近理想值50%，說明PUF數(shù)據(jù)完全沒有偏向性。

圖10 TMR-PUF唯一性測試

通常情況下，傳感器PUF的可靠性會受到系統(tǒng)噪聲、供電電壓和溫度等環(huán)境參數(shù)變化。我們用在給定輸入激勵下，傳感器PUF發(fā)生器始終產(chǎn)生正確響應的可能性來定義可靠性。如果PUF發(fā)生器將始終產(chǎn)生正確的響應則可靠性為100%，在文獻中通常用式(6)計算n位響應的可靠性[22–24]

其中，m為相同激勵下的測量次數(shù)，Ru表示選取的基準PUF響應數(shù)據(jù)，Rv表示第v次測量的響應數(shù)據(jù)，n表示響應位數(shù)。圖11顯示與溫度有關的可靠性測試。將25℃時的響應作為參考響應來比較后續(xù)其他溫度的響應。隨著溫度變化，可靠性降低，因為TMR傳感器本身存在溫度漂移。此外，本文還測試了所提出PUF在兩個不同電源電壓下的響應，如圖12所示PUF1為TMR傳感器在5 V電源電壓下的響應，PUF2為TMR傳感器在2.5 V電源電壓下的響應。對于每個PUF可作為一個整體，單獨地評估平均可靠性，本文記錄了每份PUF的響應，并每小時測試1次可靠性。本文使用初始響應作為參考響應，PUF1和PUF2的最差可靠性值為97.3%和96.8%。每個PUF的平均可靠性值分別為98.5%和97.85%，接近100%的理想值。PUF1更接近理想值。每個PUF之間的響應完全是隨機的。該PUF數(shù)據(jù)是TMR傳感器內固有變化的表現(xiàn)。表2為所提出的TMR-PUF與其他先進傳感器PUF性能對比，可以看出本文提出的基于TMR傳感器固有PUF發(fā)生器，在可靠性和唯一性這兩項性能指標均處于領先水平。

表2 與其他傳感器PUF的比較(%)

圖11 不同溫度下TMR-PUF可靠性測試

圖12 不同電源激勵下TMR-PUF可靠性測試

PUF的均勻性是對其生成的響應平衡程度的性能參數(shù)。理想的PUF在響應位中有相同數(shù)量的1和0，即均勻度值為50%。在文獻[16]中用式(7)計算均勻度

其中Ri,l是n位PUF響應中第l位的響應值。本文每隔1小時記錄PUF的響應，測試結果如圖13所示，測試1次均勻性，然后取平均值，計算得出該PUF發(fā)生器的均勻性為47.3%，接近理想值。

圖13 TMR-PUF均勻性測試

5 結論

本文提出一種用于提取TMR傳感器的PUF響應讀取電路，主要包含前級微弱信號檢測電路和高精度4階Sigma-Delta ADC電路。采用標準的0.35 μm CMOS工藝流片，搭配多維公司提供的TMR2922測試，TMR磁強計在1 Hz信號頻率處能夠實現(xiàn)1 nT/Hz的微弱磁信號檢測能力，利用比較多個TMR磁強計零位偏差生成PUF響應數(shù)據(jù)，提出一種TMR磁強計的軟PUF設計方案，本方案僅利用固有的傳感器硬件，不影響傳感器的正常工作，無需額外設計PUF單元模塊，減少硬件資源開銷的同時降低了成本。通過測試，本文提出的基于TMR磁強計軟PUF在隨機性和可靠性方面均有較強的優(yōu)勢，可有效解決硬件資源受限系統(tǒng)的安全性問題，為TMR磁強計的安全應用提供技術支持。