異類疊層基電荷陷阱存儲器件的性能研究

湯振杰,張希威,李 榮

(1.安陽師范學院物理與電氣工程學院,河南 安陽 455000; 2.安陽師范學院數學與統計學院,河南 安陽 455000)

隨著科學技術的進步,移動電話、智能電視、數碼相機、移動硬盤和計算機等電子產品被廣泛應用[1],其核心部件為非易失性存儲器,即關閉外部電源,存儲的信息資料仍可以長時間保存。在眾多類型的非易失性存儲器中,Si-SiO2-Si3N4-SiO2-Si型(SONOS)電荷陷阱存儲器件以其分離的電荷陷阱、較低的操作電壓、可小型化、良好的抗疲勞性能以及與傳統半導體制備工藝良好的兼容性等特點,成為一種極具應用前景的候選存儲結構[2-3]。但是,數據保持能力和編寫速度之間的平衡問題一直是限制SONOS型器件發展的瓶頸[4],而且Si3N4存儲層的深能級陷阱的利用率不高,導致器件的性能很難滿足市場日益增長的需求。為了解決這一困難,從業人員進行了大量的工作,研究的焦點主要集中在尋找傳統SONOS型器件中Si3N4存儲層的替代物[5-6]。基于前期研究成果,本文借助脈沖激光沉積系統,利用Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層薄膜替代傳統的Si3N4作為存儲層制備電荷存儲器件,系統研究了器件的存儲性能。

1 實驗過程

1.1 Hf0.5Si0.5O2和Zr0.3Si0.7O2陶瓷靶材的制備

首先,將HfO2和SiO2粉體按照摩爾比1：1的比例混合,ZrO2和SiO2粉體按照摩爾比3：7的比例混合,分別置于球磨機中濕磨24 h使之細化并混合均勻,并在烘箱中烘干;然后,在18 MPa壓力下,利用壓片機將粉體壓制成直徑為1 cm、厚度為0.5 cm的片狀樣品;再將壓制成型的樣品置于燒結爐中,在1350 ℃溫度下燒制8 h,使之充分進行固相反應形成致密而均勻的陶瓷靶材。同時,利用上述方法,使用單一SiO2粉體制備了SiO2靶材。

1.2 異類疊層基電荷存儲器件的制備

首先,將p-Si襯底置于丙酮中超聲清洗3 min,去除襯底表面的雜質;然后將襯底置于氫氟酸稀釋溶液中超聲清洗1 min,去除襯底表面的氧化物;再將Hf0.5Si0.5O2、Zr0.3Si0.7O2、SiO2靶材和襯底分別置于脈沖激光沉積系統沉積腔內的靶臺和襯底臺上,利用機械泵抽取腔內的空氣至真空度為1×10-4Pa。打開準分子激光器的脈沖激光,在襯底的表面沉積生長一層厚度為3 nm的 SiO2薄膜作為隧穿層;然后,在隧穿層表面依次沉積生長厚度均為5 nm的Hf0.5Si0.5O2和Zr0.3Si0.7O2薄膜,形成Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層電荷存儲層;緊接著,再沉積一層厚度為10 nm的SiO2薄膜作為阻擋層。利用磁控濺射沉積系統,在SiO2阻擋層表面沉積生長一層金屬Pt作為上電極材料,將導電銀膠涂抹在硅襯底背面作為下電極。最后將制備的電荷存儲器件置于快速退火爐(RTA- 400)中,在N2氣氛下800 ℃快速退火10 s,制備的器件結構如圖1(a)所示。由于Hf和Zr基氧化物的禁帶寬度隨著組分含量的變化而變化[7-8],因而可以得到異類疊層存儲層和器件的能帶結構,如圖1(b)所示。

圖1 Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層基電荷陷阱存儲器件(a)結構示意圖和(b)能帶結構示意圖Fig.1 (a)structural schematic diagram and (b)energy band schematic diagram of charge trap memory with Hf0.5Si0.5O2/Zr0.3Si0.7O2 heterogeneous laminated structure

1.3 器件的電學性能測試

通過4200半導體參數測試儀( Keithley 4200 SCS) 測量器件的電學性能。

2 實驗結果與討論

2.1 存儲窗口性能研究

利用高頻(1 MHz)電容-電壓(C-V)曲線表征器件在掃描電壓下的存儲效應,如圖2所示,即在Pt電極先施加+5～-5 V的電極掃描電壓(正向),而后再施加-5～+5 V的掃描電壓(反向),其中正向與反向掃描電壓下,電容-電壓曲線的平帶電壓偏移量之差△VFB定義為存儲窗口。由圖2中可知,退火前和退火后的存儲窗口△VFB分別為1.8 V和5.4 V,結果表明相比未經過退火處理的器件,高溫快速退火能夠提高器件的存儲窗口。這是因為經過高溫退火,Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層結構中的淺能級陷阱的密度降低,在Hf0.5Si0.5O2和Zr0.3Si0.7O2體內以及Hf0.5Si0.5O2/Zr0.3Si0.7O2界面處產生高密度的深能級陷阱,正向和反向掃描電壓作用下,電荷主要被深能級陷阱俘獲。

圖2 ±5 V電極掃描電壓下Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層基電荷陷阱存儲器件的C-V曲線Fig.2 Capacitance-voltage curves of charge trap memory with Hf0.5Si0.5O2/Zr0.3Si0.7O2 heterogeneous laminated structure under ±5 V gate sweeping voltage

2.2 數據保持性能分析

圖3為異類疊層基電荷陷阱存儲器件的數據保持能力。首先,對退火前后的器件進行寫入操作,使器件達到相同的平帶電壓偏移量+3 V;然后測試經過105s的保持時間平帶電壓的偏移量。從圖3中可以發現,經過105s的保持時間,Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層基電荷存儲器件的平帶電壓出現了不同程度的下降,退火前和退火后器件的平帶電壓分別下降到2.1 V和2.85 V,對應的電荷損失量分別為30%和5%。結果表明,退火處理可以顯著地提高器件的數據保持能力。經過高溫快速退火處理,Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層結構中的淺能級陷阱密度下降,深能級陷阱密度增加,進入到存儲層的電子被深能級陷阱俘獲,隨著保持時間的延長,被深能級陷阱俘獲的電子很難脫離束縛。未經過退火處理的器件,一部分電子被淺能級陷阱俘獲,電子很容易進入存儲層導帶,進而向Si襯底和電極方向泄露。另外,Hf0.5Si0.5O2和Zr0.3Si0.7O2薄膜之間的勢壘進一步阻止了被俘獲電子向電極方向的泄露。

圖3 Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層基電荷陷阱存儲器件的數據保持能力Fig.3 Data retention of charge trap memory with Hf0.5Si0.5O2/Zr0.3Si0.7O2 heterogeneous laminated structure

2.3 瞬時速度分析

圖4為器件編程狀態和初始狀態之間的平帶電壓偏移量與瞬時寫入/擦除時間的關系。從圖4中可以發現,±10 V操作電壓下,經過高溫快速退火處理的器件表現出更大的平帶電壓偏移量。以達到相同的+3 V和-3 V平帶電壓偏移量為例,退火前器件所需時間分別為6×10-3、1×10-2s,退火后器件所需時間分別為7×10-5、1.2×10-4s。結果表明,退火處理能夠提高器件的寫入/擦除速度。一方面,Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層結構之間形成的勢壘,有效抑制電子向Si襯底和電極方向泄露,提高了電子留在存儲層的數量;另一方面,高溫退火處理提高了深能級陷阱密度,被俘獲的電子在寫入和擦除狀態下,不容易脫離陷阱束縛。

(a)寫入操作;(b)擦除操作圖4 Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層基電荷陷阱存儲器件的瞬時速度(a) write operation; (b) erase operationFig.4 Instantaneous velocity of charge trap memory with Hf0.5Si0.5O2/Zr0.3Si0.7O2 heterogeneous laminated structure

3 結論

采用脈沖激光沉積系統制備了Hf0.5Si0.5O2/Zr0.3Si0.7O2異類疊層薄膜基電荷陷阱存儲器件。經高溫退火處理的異類疊層基電荷陷阱存儲器件在±5 V掃描電壓下,具有5.4 V的電荷存儲窗口;經過105s保持時間,電荷損失量僅為5%;達到±3 V平帶電壓偏移量所需時間分別為7×10-5、1.2×10-4s。實驗結果表明,高溫快速退火處理能夠顯著提高器件的電荷存儲性能。這主要歸因于高溫退火處理減小了異類疊層存儲層中的淺能級缺陷密度,提高了疊層結構的界面陷阱密度,而且疊層結構形成的層間勢壘,有效抑制了電子向襯底和電極方向的泄露。