跳頻通信系統同步算法的設計及FPGA 實現

張云飛，焦素敏

（河南工業大學 信息科學與工程學院，河南鄭州，450001）

0 引言

隨著通信技術的飛速發展，人們對通信系統的可靠性等性能的要求也越來越高。在已有的提高通信可靠性的技術中，跳頻通信技術發揮著重要作用。在通信過程中，信號可能會遇到各種干擾。在跳頻通信系統中，我們通常可以通過提高跳頻速率，來應對一些跟蹤式干擾。在跳頻通信系統中，人們最關心的是跳頻同步方法。跳頻技術的不斷發展，使得跳頻速率也不斷提高，這就要求，跳頻同步系統，需要盡可能快地完成捕獲和跟蹤的過程。本系統即采用高性能可編程器件FPGA 為核心模塊進行跳頻同步算法的研究，來分析跳頻同步算法——TOD 法的同步性能。

1 TOD 同步法的基本原理

與一般的同步字頭法不同，TOD 法所使用的同步信息與時鐘有關，可以適時進行調整，進而達到更高的性能要求。在TOD 法中，低位信息可根據跳頻周期計算得到，高位信息則可直接根據低位信息的進位得到。比較重要的是，同步頻率需要由TOD 信息經過一定計算得到。在同步過程中，我們可以選用多個同步頻率。

TOD 同步法使用了相關碼，此處使用m 序列作為相關碼。m 序列具有周期性、均衡性、移位相加特性和游程分布等性質。在這里，主要利用m 序列的移位相加特性：假設有一個m 序列m1，經任意延遲移位后得到了另一m 序列m2。這時，我們把m1和m2 進行模2 加運算，得到的序列會是m 序列m3，并且m3 也可以由m1 經過延遲移位得到，這一過程也可以描述為m1 與m2 異或為m3。

本文選用5 個同步頻率，每個同步頻率都有對應的相關碼，且唯一對應。在同步階段，按同步頻率發送與之對應的相關碼，在接收端，則使用m 序列同步的方法來實現同步跳頻載波。在m 序列的同步模型中，m 序列的同步，主要利用了其良好的自相關特性。由于m 序列的移位相加性，m 序列與其任意延遲后得到的m 序列相加的結果還是m 序列，其中，“0”的數目 比“1” 的數目少1。根據自相關系數公式，可以得到m 序列的自相關系數：

式(1)中，當兩個相同的碼序列相位完全相同時，此時輸出的相關值最大。根據這一規律，可以通過比較相關值，來確定接收到的m 序列，使得接收端m 序列與發射端的同步。接著，實現m 序列的同步，進而來實現跳頻系統的同步。

2 基于TOD 法的跳頻通信系統設計

■2.1 跳頻通信系統整體設計

跳頻通信系統框圖如圖1 所示。在發送端，包含同步信息的信息，經BFSK 調制后，與跳頻載波相乘。其中，跳頻載波受同步信息控制，從跳頻頻率表中選擇跳變。在接收端，將接收信號與慢掃描的同步跳頻載波相乘，得到同步信息后，按一定規律從跳頻頻率表產生本地跳頻載波，經BFSK 解調后可以得到源信號。

圖1 跳頻通信系統框圖

■2.2 發送端模塊設計

發送端如圖2 所示。信源信息包括前導序列、幀同步頭、TOD 信息和數據信息。其中，前導序列和幀同步頭均采用m 序列。BFSK 調制信號與同步信息控制輸出的跳頻載波相乘，生成發射信號。

圖2 發送端模型

2.2.1 時鐘模塊設計

時鐘模塊為跳頻通信系統的各功能模塊的時鐘信號。時鐘模塊中，本地時鐘為50MHz 時鐘，經6 倍頻后可以得到300MHz 時鐘信號，經300、2400 分頻后分別可以得到1MHz、125kHz 的時鐘信號。產生的時鐘信號作為其他功能模塊的驅動信號。特別地，倍頻器PLL 使用IP 核實現，其輸出的時鐘鎖定信號locked 可以作為其他模塊的復位信號。

2.2.2 頻率合成器模塊設計

頻率合成器用以合成特定時刻的跳頻載波，跳頻載波頻率范圍在20～58MHz，步長為2MHz。從跳頻載波頻率中選出五個同步頻率，來生成同步階段的跳頻載波。

頻率合成器模塊主要使用DDS 實現，即數字頻率合成器。DDS 主要由相位累加寄存器、波形數據表ROM、D/A 轉換器等組成。DDS 有三個輸入端：分別是系統時鐘Clk、頻率控制字Fword、相位控制字Pword，一個輸出：輸出指定要求的信號。相位控制字可以控制DDS 輸出波形的初始相位，頻率控制字通過控制每次相位的步進長度，進而控制DDS 輸出波形的頻率。

2.2.3 發送信號合成模塊設計

發送信號合成模塊，主要產生同步信號和信源數據信號，根據TODL 的變化選擇輸出信號的類別。具體地，同步信號是前導序列、幀同步信息和TOD 信息變換得到的信號。其中，前導序列和幀同步序列均使用m 序列，TOD 信息可以根據已經經過的跳頻周期數計算得到。

2.2.4 BFSK 調制模塊設計

BFSK 調制模塊，采用開關調制法，所謂開關調制法，即直接根據信源信號的“1”和“0”的狀態，來切換調頻載波。載波通過DDS 模塊生成，選用2MHz 和4MHz 的載波信號進行BFSK 調制。上變頻所使用的乘法器模塊，為兩個8 位有符號數的相乘，用以實現BFSK 信號與跳頻載波信號的相乘。

需要注意的是，調制方法為BFSK 調制時，當輸出波形為非連續相位時，載波切換時會產生很大干擾，產生大量帶外噪聲，會給后期的解調帶來很大麻煩；當輸出波形為連續相位時，這一問題會得到解決，不會影響正常解調。具體的解決方法是：在切換載波時，記錄載波1 此時的相位，將其轉換為相位控制字來控制載波2 的頻率合成器輸出，如此往復執行，可以實現切換載波時的相位連續性。

■2.3 接收與同步模塊設計

接收與同步模型如圖3 所示。接收信號，經過跳頻捕獲和跳頻跟蹤模塊后，進行BFSK 解調，接著反饋到跳頻捕獲模塊。跳頻捕獲模塊由掃描控制、TOD 信息提取等部分組成。跳頻載波信號輪流使用同步跳頻載波，同步后，按跳頻頻率表輸出跳頻載波。同步過程中，采用相關檢測法來實現m 序列的同步，進而實現系統的同步。

圖3 接收與同步端模型

2.3.1 下變頻模塊設計

在BFSK 解調前，首先對接收信號下變頻，實現下變頻的關鍵在于濾波器的設計。濾波器使用FIR濾波器，使用Vivado 的IP 核實現。濾波器選用Equiripple 濾波器，即等波紋濾波器，階數為60，生成波形文件，以便在FIR 濾波器IP 核中使用。Vivado的IP 核設置中選擇對稱結構，以減少使用的乘法器數目。

2.3.2 掃描控制模塊設計

掃描控制模塊，可以產生接收端的載波頻率控制信號。本文選用5個同步頻率，因此在沒有捕獲到相應的m序列時，按1/6 的跳頻速率產生控制信號，控制信號可以控制跳頻載波頻率的跳變。前期，主要控制輸出同步跳頻載波的變化，之后，則按跳頻頻率表輸出。

2.3.3 TOD 信息提取模塊設計

TOD 信息提取模塊，在基本實現同步后，從接收信號中提取TOD 信息。具體地，在捕獲到前導序列和幀同步序列后，開始從接收信號提取TOD 信息。提取到的TOD 信息，用以控制接收端的跳頻載波的生成。

2.3.4 接收端頻率合成模塊設計

接收端頻率合成模塊，產生接收端的跳頻載波信號，受掃描控制模塊和捕獲模塊的控制。接收端頻率合成器仍使用DDS，與發送端相同，不再贅述。

■2.4 同步模塊設計

2.4.1 m 序列同步模塊設計

m 序列發生器，由多級移位寄存器構成。m 序列同步模塊如圖4 所示。首先，對生成的m 序列進行極性轉換，與接收端極性轉換后的m 序列相乘，經積分判決后，采用相位搜索法輸出本地m 序列控制信號，決定是否等待一個碼片時間再改變接收端的m 序列，經一段時間后，可實現m 序列的同步。

2.4.2 TOD 同步法設計

TOD 同步法模塊如圖5 所示。TOD 同步法以m 序列為相關碼。故使用m 序列同步的方法來實現同步跳頻載波。接收信號，首先進行下變頻并濾波，經BFSK 解調后，輸入到m 序列同步模塊，同步模塊控制跳頻載波的生成，實現跳頻同步。

■2.5 BFSK 解調模型設計

BFSK 解調模型如圖6 所示。在模型中，采用過零檢測法實現BFSK 解調模型。BFSK 的信號的過零點數隨載波頻率的變化而不同，因此檢測出過零點數就可以得到載波頻率的差異，進一步得到調制信號包含的信息。解調模塊主要由限幅、微分、脈沖擴展和低通濾波模塊組成。限幅器的功能是限制接收信號的幅度；微分器的功能是檢測過零點，脈沖擴展部分的功能是對微分器輸出的窄脈沖進行擴展；低通濾波的功能是濾波得到原信息。

圖6 BFSK 解調模型

3 模型驗證

以Vivado 作FPGA 硬件平臺仿真平臺，分析關鍵端口的輸出信號，來判斷是否實現相應的功能。

■3.1 發送端模塊驗證

發送信號的仿真波形如圖7 所示。發送信號由四部分組成，從第三行開始，依次是前導序列、幀同步頭、TOD 信息和數據信息的仿真波形。可以看到，能夠按要求生成相應的同步序列和數據序列，并加入發送信號中。

圖7 發送信號波形圖

發射信號的仿真波形如圖8 所示。第二、三行分別是發送信號和跳頻載波的仿真波形，第四行是發送信號經BFSK 調制的仿真波形，第五行是發射信號的仿真波形。可以看到，能夠正確完成BFSK調制，可以看出載波頻率是兩倍的關系，BFSK 信號由2MHz 和4MHz 的載波組成，發射信號是由調制信號與跳頻載波相乘得到的。

圖8 發射信號波形圖

■3.2 接收與同步模塊驗證

相關峰的波形如圖9所示。同步模塊，通過比較相關峰值，來判斷是否完成同步。第三行是相關峰的仿真波形，第五行是因捕獲到同步信息產生的同步信號，第六行是因捕獲幀同步序列產生的同步信號。這些同步信號的產生，說明能夠正常實現同步。

圖9 相關峰波形圖

解調信號的仿真波形如圖10 所示。第四行是接收端下變頻后濾波得到的BFSK 信號的仿真波形，與第三行的發射端產生的BFSK 信號基本一致。第六行是BFSK 解調后的信號的仿真波形，與第五行的發送信號基本一致，說明能夠正確解調。

圖10 解調信號波形圖

4 結論

本文首先介紹了TOD 同步法的基本原理，并分別建立各模塊的設計模型。在此基礎上，以Vivado 為FPGA 硬件仿真平臺，實現發射信號的生成、BFSK 調制解調、m 序列同步等關鍵功能。從整體結果來說，完成了對跳頻同步方 法——TOD 法的實現與驗證分析。在接下來的工作里，將以FPGA為實驗平臺，實現BPSK、QPSK 跳頻同步系統，驗證其可行性。