基于DDS的低相噪捷變頻頻率源的設(shè)計與實現(xiàn)

楊光華,管 飛,尹紅波,黃家升

(中國船舶集團有限公司第七二三研究所,江蘇 揚州 225101)

0 引 言

頻率源是微波系統(tǒng)中的重要功能單元,它是一種利用一個或多個高穩(wěn)定度和高準確度的標準信號,采用各種技術(shù)產(chǎn)生大量離散頻率信號的設(shè)備,作用是給微波掃頻信號提供一定分辨率的頻率參考信號,并對微波信號輸出頻率進行逐點鎖定,以得到高準確度和穩(wěn)定度的掃頻輸出信號。高性能頻率源[1]是通信、雷達、精密測量儀器等電子系統(tǒng)的核心組成部分,是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備。隨著現(xiàn)代無線通信事業(yè)的發(fā)展,移動通信、雷達、制導(dǎo)武器和電子對抗等系統(tǒng)對頻率源提出了越來越高的要求,寬帶、低相位噪聲、低雜散、細步進、快速頻率變換的頻率源成為其發(fā)展的主要趨勢。

DDS輸出基帶信號雜散較大,帶外雜散經(jīng)帶通濾波器后可直接濾除;帶內(nèi)雜散,傳統(tǒng)設(shè)計方案中因為體積問題只依靠DDS本身性能抑制,而其自身對帶內(nèi)抑制較差(一般約60 dBc),導(dǎo)致最終組件輸出雜散不理想。本文在DDS后接小型化開關(guān)濾波器組來分段濾除DDS輸出的帶內(nèi)雜散,實現(xiàn)雜散抑制指標提升約10 dBc的同時也實現(xiàn)了小型化。

1 基本原理

1.1 頻率源設(shè)計指標

本文頻率源的設(shè)計指標如表1所示。

表1 性能指標

1.2 原理分析

目前頻率合成的基本方式按照工作原理可以分為3種[2]:直接頻率合成法、間接頻率合成法和直接數(shù)字合成法(DDS)。

直接頻率合成法是最早的頻率合成方法,由一個高穩(wěn)定度的參考源,通過“加、減、乘、除”四則運算產(chǎn)生多個所需的頻率:加減法通過混頻器實現(xiàn),乘法通過倍頻器實現(xiàn),除法通過分頻器實現(xiàn)。該方法頻率切換時間快,但是體積大、功耗大、重量大、硬件多、可靠性較差。目前只有少數(shù)場合仍在使用。

間接頻率合成法又稱為鎖相環(huán)合成法(PLL),通過改變反饋支路中分頻器的分頻比值,可以實現(xiàn)由一個單一參考頻率獲得大量頻率信號輸出的方法。其具有低雜散、低相噪、輸出帶寬較寬的優(yōu)點;但其頻率轉(zhuǎn)換速度慢,頻率分辨率低。

DDS是繼直接頻率合成和鎖相環(huán)合成法之后,隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展而迅速發(fā)展起來并廣泛應(yīng)用的第3代頻率合成技術(shù)[3]。它是從相位的角度出發(fā),利用先進的數(shù)字處理技術(shù)把一系列數(shù)字信號通過數(shù)/模(D/A)轉(zhuǎn)換器轉(zhuǎn)換為模擬信號的方法。它具有以下優(yōu)點:頻率分辨力高,切換速度快,可以合成任意形狀的周期信號,數(shù)字調(diào)制能力強,體積小,集成度高,控制方便,易與計算機相連。其缺點是輸出信號頻率較低、帶寬窄、雜散較大。

基于此,提出DDS+上變頻的低雜散捷變頻方案。DDS主要由相位累加器、數(shù)模轉(zhuǎn)換器、濾波器等組成。根據(jù)DDS的相位累加原理[4],在一個系統(tǒng)時鐘周期內(nèi),不同的相位累加值可以得到不同的頻率信號輸出。假設(shè)系統(tǒng)時鐘頻率為fc,輸出頻率為fo,則:

(1)

式中:K為頻率控制字;N為相位累加器的字長。

由式(1)可知,在時鐘頻率確定的情況下,相位累加器的位數(shù)越高,則DDS的輸出分辨力越高;改變頻率控制字,即可得到所需的頻率;由于受奈奎斯特采樣定理的限制,DDS輸出頻率只能達到參考時鐘的40%。本文選用振芯科技的GM4912C芯片,其參考時鐘最高可達5 GHz,直接模擬輸出可達2 GHz。實測發(fā)現(xiàn)其輸出頻率越高,雜散越大,最終選擇DDS輸出頻率為f2～f3。

DDS直接輸出的基頻頻率較低,采用混頻的方式進行頻率搬移得到較高輸出頻率。多個本振頻點由梳狀譜發(fā)生器通過倍頻產(chǎn)生,倍頻[5]過程中會惡化相位噪聲。設(shè)倍頻器輸入信號和輸出信號的相位噪聲分別為L(fo)和L(Nfo),根據(jù)倍頻器相位噪聲的理論分析可得,其倍頻后信號相位噪聲惡化理論值為:

(2)

式中:N為輸出頻率與輸入頻率的比值。

由式(2)可知,輸出信號的相位噪聲按照20lgN程度惡化。本文中的本振頻點由梳妝譜發(fā)生器產(chǎn)生,經(jīng)式(2)計算滿足最終相噪指標要求。

DDS輸出的幅度可由下式計算:

(3)

式中:Am表示輸出幅度;A表示幅度字;Amax表示輸出波形最大幅度值,通過改變A值來控制輸出波形的幅度;N表示D/A寄存器的位數(shù)。

本文選用的GM4912CN為14,其最大輸出為0 dBm左右,綜合考慮頻率源的增益等,設(shè)置DDS最大輸出,減少后續(xù)增益壓力。

1.3 頻率源整體設(shè)計方案

本文采用DDS與直接頻率合成(上變頻)相結(jié)合的方式,把DDS輸出的具有一定帶寬的低頻信號與梳狀譜發(fā)生器產(chǎn)生的多個點頻混頻,上搬到X波段,然后再濾波放大輸出。具體方案框圖見圖1。

圖1 系統(tǒng)原理框圖

通過梳狀譜發(fā)生器對100 MHz輸入信號進行倍頻,產(chǎn)生多個高次諧波,然后功分2路。一路經(jīng)放大濾波后作為DDS部分參考信號,產(chǎn)生低頻的基帶捷變信號。DDS對參考信號的相位噪聲要求較高,本文采用恒溫晶振經(jīng)梳狀譜發(fā)生器產(chǎn)生的參考信號可以滿足其相噪要求。DDS在不同的參考信號下產(chǎn)生的雜散不同,本文為得到高性能指標,考慮本方案所能提供的參考信號,經(jīng)計算結(jié)合多次試驗最終選定該參考信號,使DDS輸出的雜散滿足指標要求。

另一路經(jīng)濾波放大后再功分為2路,第1路經(jīng)開關(guān)濾波器組,濾出多個點頻信號作為一次變頻的本振信號LO1,和DDS輸出基帶信號(IF1)上變頻產(chǎn)生IF2,IF2再經(jīng)開關(guān)濾波器組濾除雜散后放大輸出給第2級混頻器。這2個開關(guān)濾波器組除要求高抑制外還要求快速切換,故其上濾波電容不可使用大電容以免影響開關(guān)時間;第2路信號經(jīng)過4倍頻產(chǎn)生高頻的本振信號LO2,和IF2再變頻產(chǎn)生射頻(RF)信號,該部分需要注意基波、2次、3次及高次諧波問題,這些不需要的諧波極有可能在后續(xù)電路中交調(diào)產(chǎn)生落在帶內(nèi)的雜散信號,故這部分電路一定要濾除基波、2次、3次及高次諧波。

二混后的第1級放大器選取需要注意。經(jīng)計算,二混后落在帶內(nèi)的雜散都為高階雜散,混頻器本身對其抑制就很高,此時考慮改善輸出信號底噪的問題,要選用高P-1、低增益的放大器。因為混頻后未濾波而先進入放大器,對放大器的線性指標要求較高,否則會產(chǎn)生交調(diào)。最后經(jīng)過放大、濾波、功分,實現(xiàn)2路輸出。

1.3.1 低相位噪聲的實現(xiàn)

相位噪聲是頻率源的關(guān)鍵指標,目前實現(xiàn)低相噪要注意兩點:(1)首先保證參考源相噪要低;(2)保證后續(xù)放大、倍頻等鏈路中,相噪不再惡化或者惡化量小(倍頻理論惡化除外)。對于第1點,選擇相噪較好的恒溫晶振即可,本文主要實現(xiàn)第2點。

后續(xù)電路對相位噪聲的惡化主要體現(xiàn)在電源噪聲引入的相噪惡化。直流電源由交流電源經(jīng)穩(wěn)壓整流形成,不可避免地含有交流成份,稱之為電源紋波。電源紋波會影響晶振及梳狀譜的相噪,該噪聲屬于近端干擾,將直接附加在輸出信號的噪聲基底上。

這里采用電源噪聲處理技術(shù)來實現(xiàn)較高的相噪輸出。首先通過仿真計算,在電源入口處采用LC低通濾波來濾除低頻噪聲,使用分段濾波處理技術(shù)來濾除寬帶范圍內(nèi)的高頻噪聲。其次,DDS部分既有數(shù)字電路還有模擬電路,需要模擬地和數(shù)字地,故數(shù)字電路和模擬電路分區(qū)布局并且在印制電路板(PCB)板上留出大面積接地面。最后對梳狀譜及DDS供電采用具有較好電源抑制比(PSRR)的低壓差線性穩(wěn)壓器(LDO)供電。

另外,為得到較低的相噪,低頻附近的放大器,即梳狀譜后的放大器采用低相位噪聲放大器。

本文采用電源噪聲處理技術(shù)及低相位噪聲放大器后,最終測得DDS輸出IF1信號相噪優(yōu)于-125 dBc/Hz@1 kHz。通過原理框圖可看出,最終輸出信號的相噪決定于本振信號的相噪。根據(jù)公式(2)計算并考慮到鏈路中相噪惡化,最終信號相噪理論值為-115 dBc/Hz@1 kHz。

1.3.2 低雜散的實現(xiàn)

該頻率源雜散主要來源于DDS電路、梳狀譜產(chǎn)生的多種本振信號及高次諧波、混頻產(chǎn)生的雜散。

DDS直接輸出的基帶信號雜散較大,包含多次諧波及帶內(nèi)雜散。帶外雜散使用低通或帶通濾波器可濾除;帶內(nèi)雜散,傳統(tǒng)方案中只能通過計算結(jié)合試驗選定不同的參考信號依靠DDS本身抑制來實現(xiàn),如本文DDS輸出的f2～f3帶內(nèi)雜散,經(jīng)計算選定參考后只能靠GM4912C自身的抑制。此時DDS芯片自身對帶內(nèi)雜散抑制只有60 dBc左右,抑制較差。若采用普通的介質(zhì)濾波器做開關(guān)濾波器組來分段抑制帶內(nèi)雜散,抑制可以達到設(shè)計要求但體積非常大,不符合小型化要求。本文從小型化的角度出發(fā),選用低溫共燒陶瓷(LTCC)形式的濾波器形成開關(guān)濾波器組來濾除基帶信號的帶內(nèi)雜散。

經(jīng)實際測試發(fā)現(xiàn),GM4912C在輸出頻段f2～f3時,除諧波分量外,最大雜散約60 dBc,其它雜散在70 dBc以下。經(jīng)分析,該最大雜散點可通過分段濾除。故本文把DDS輸出分為2段,在其后接2路開關(guān)濾波器組,濾波器選用LTCC結(jié)構(gòu)的帶通形式,在滿足小型化的同時抑制了DDS帶內(nèi)雜散。最終實測其輸出雜散在68 dBc及以上。

梳狀譜產(chǎn)生的本振雜散抑制主要取決于濾波器的帶外抑制程度,本設(shè)計中選用的LC和腔體點頻濾波器對于帶外相鄰100 MHz頻點和低頻段的抑制度達到80 dBc,高頻端還選用微波單片集成電路(MMIC)低通濾波器和陶瓷帶通濾波器進行濾除,理論雜散抑制能達到80 dBc。

2次變頻的雜散計算:低階雜散,比如(2,1)(2,0)(3,0)等遠離通帶;發(fā)現(xiàn)落在帶內(nèi)的雜散都為高階雜散,比如(5,0)(4,0),混頻器本身對其抑制就很高,滿足設(shè)計要求,無需再做考慮。而鏡頻和本振信號,其頻率遠高于中頻信號,可以通過混頻后的中頻濾波器進行濾除,中頻濾波器的帶外抑制度在80 dBc以上。

綜合計算,頻率源的雜散取決于DDS部分的雜散,最后輸出應(yīng)在68 dBc以上。

1.3.3 捷變頻的實現(xiàn)

跳頻時間組成主要有:DDS跳頻時間、開關(guān)濾波器組切換時間、通信時間等。DDS跳頻時間典型值70 ns,開關(guān)濾波器組切換時間在100 ns以內(nèi),這2種流程處于并行,總時間100 ns;通信時間及驅(qū)動的時間也在100 ns以內(nèi),總跳頻時間可以控制在200 ns以內(nèi),滿足要求。

2 測試結(jié)果

通過以上的理論與指標分析,對實物進行最終測試,在輸出頻帶內(nèi),輸出功率為5.8±1.1 dBm,滿足設(shè)計要求,其它指標測試結(jié)果如圖2～圖4所示。與國內(nèi)同類型產(chǎn)品指標對比如表2。

圖2 相位噪聲測試結(jié)果

表2 性能對比

圖2為頻率源最高輸出頻率時的信號相位噪聲測試結(jié)果,可以看出在偏離主頻1 kHz處相噪有-110 dBc/Hz@1kHz,與理論值接近,相差的5 dBc推測主要是由于電源紋波引入的相噪惡化。

圖3是模塊雜散測試結(jié)果,為帶寬內(nèi)雜散最大值。由圖3可以看出,雜散最大值為68.9 dBc。

圖3 雜散測試結(jié)果

圖4是模塊頻率切換時間測試結(jié)果,由圖4可看出切換時間是112 ns。

3 結(jié)束語

本文介紹了一種低相噪捷變頻頻率源的設(shè)計,并進行了實物測試。測試結(jié)果表明,基于直接數(shù)字頻率合成技術(shù)與混頻頻率合成技術(shù)相結(jié)合的方案,能夠?qū)崿F(xiàn)低相噪、高雜散抑制、快速頻率切換等指標。在f0～f1內(nèi),相噪可以達到-110 dBc/Hz@1 kHz,雜散達到65 dBc以上,頻率切換時間達到150 ns以下。該方案具有集成度高、小型化、控制方便等特點,為雷達、電子對抗等系統(tǒng)的頻率綜合器設(shè)計提供了一種低成本、高性能的選擇。