晶圓級樹脂基低成本W(wǎng)波段封裝天線微系統(tǒng)

齊曉琳，崔晶宇，李 霄，張先樂，彭軼瑤，戴 揚，楊 凝

（中國電子科技集團公司信息科學研究院，北京 100049）

0 引 言

W 波段電磁波具有帶寬大、波長短、大氣損耗低以及能夠在多塵和多霧條件下工作等優(yōu)勢，在防撞雷達、成像探測、回程通信等方面具有巨大應(yīng)用潛力［1-5］。工作在W波段的探測成像和無線通信系統(tǒng)具有更高的分辨率和更高數(shù)據(jù)傳輸速率，因此W 波段相控陣封裝天線微系統(tǒng)的研究日益增多。封裝天線（Antenna-in-Package,AiP）技術(shù)將輻射天線與射頻收發(fā)芯片高密度集成在一個封裝體中，可以實現(xiàn)高性能、高集成度的射頻前端電子系統(tǒng)。由于毫米波頻段電磁波波長短，物理上較短的天線間距使得多層封裝互連損耗和阻抗匹配變成挑戰(zhàn)，尤其在94 GHz及以上，封裝天線對集成工藝、集成度和集成架構(gòu)要求更為苛刻。此外，為了獲得毫米波頻段高質(zhì)量數(shù)據(jù)傳輸和遠距離成像能力，需要的相控陣單元數(shù)量急劇增加，高昂的價格制約了毫米波相控陣微系統(tǒng)在先進雷達系統(tǒng)和通信系統(tǒng)中的發(fā)展。近年來，國內(nèi)外對W 波段射頻微系統(tǒng)作了大量研究。2018 年，IBM 公司團隊發(fā)表了一篇用于雷達成像和通信應(yīng)用的94 GHz相控陣封裝天線，封裝天線包括64 個雙極化天線單元和4 顆16 通道SiGe 芯片，尺寸為18 mm×18 mm×0.97 mm［6］。2021 年，上海交通大學團隊設(shè)計了一種94 GHz 高性能、高度緊湊的調(diào)頻連續(xù)波雷達傳感器，采用其研發(fā)的硅基微機電系統(tǒng)（Micro-Electro-Mechanical System, MEMS）光敏復合膜制造工藝，傳感器整體尺寸為60 mm×40 mm×8 mm，重量為78 g［7］。2022年，曹佳等人設(shè)計了一款W波段封裝天線相控陣微系統(tǒng)模塊，該模塊采用硅基三維集成的方式將16 個四通道多功能SiGe 芯片與64個天線單元集成在一個微系統(tǒng)中，工作頻率為79～81 GHz，EIRP為27 dBm［8］。

硅基芯片在成本、量產(chǎn)能力和集成度方面遠優(yōu)于Ⅲ-Ⅴ族半導體芯片［9］，為了滿足系統(tǒng)苛刻的尺寸和低成本需求，本文選用硅基互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）幅相多功能收發(fā)芯片，基于晶圓級樹脂基低成本封裝工藝開展了W 波段封裝天線微系統(tǒng)設(shè)計。晶圓級封裝通過芯片表面的聚酰亞胺（Polyimide, PI）再布線層（Redistribution Layer,RDL）實現(xiàn)W 波段信號傳輸，其中工藝限制與傳輸阻抗之間的不匹配、芯片與封裝之間的電磁兼容是設(shè)計中的難點。本文通過架構(gòu)布局設(shè)計，采用三維異構(gòu)集成解決W 波段傳輸線互連損耗問題以及磁電偶極子天線單元間互耦等問題，并且提高系統(tǒng)電磁兼容性，使封裝天線實現(xiàn)了低成本、可擴展、小型化、高集成度、大掃描角等性能。本文在第1 節(jié)描述了W 波段AiP 微系統(tǒng)晶圓級三維集成架構(gòu)與封裝工藝流程，第2節(jié)對設(shè)計的封裝天線微系統(tǒng)進行了電磁仿真與性能分析，最后在第3節(jié)進行了總結(jié)論述。

1 AiP微系統(tǒng)晶圓級扇出封裝設(shè)計

1.1 三維異構(gòu)集成架構(gòu)

三維異構(gòu)集成W 波段封裝天線微系統(tǒng)整體架構(gòu)如圖1 所示，采用晶圓級樹脂基扇出工藝將16通道幅相多功能射頻芯片和4×4 磁電偶極子陣列天線集成封裝在一個微系統(tǒng)中，形成一個16 單元封裝天線子陣。射頻芯片選用16 通道CMOS 幅相多功能芯片，單芯片集成上下變頻、移相、衰減、放大、電源管理、數(shù)字控制等功能，每個通道幅相獨立可控。多功能射頻芯片的W 波段信號在垂直方向通過樹脂金屬通孔轉(zhuǎn)接板（Through Molding Via，TMV）和微凸點傳輸，在水平方向通過再布線層互連傳輸，實現(xiàn)到天線饋電端口的連接。整個16 單元封裝天線子陣的尺寸為7.1 mm×8.3 mm×1.2 mm。

圖1 W波段封裝天線三維異構(gòu)集成架構(gòu)

具體地，W 波段封裝天線分為上下兩層封裝體，即天線層封裝體與芯片層封裝體。天線層封裝體采用的基片材料與TMV 的基片材料相同，基片材料由芯板（Core）介質(zhì)材料和芳香族苯并環(huán)丁烷薄膜（Aromatic Benzocyclobutene Film,ABF）介質(zhì)材料構(gòu)成，通過在天線層基片材料表面形成RDL1制作磁電偶極子天線，由TMV與RDL2實現(xiàn)天線單元饋電。其中，采用的Core 介質(zhì)材料的介電常數(shù)為4.2，介質(zhì)損耗角為0.01，ABF 介質(zhì)材料的介電常數(shù)為3.2，介質(zhì)損耗角為0.006。芯片層封裝體通過樹脂材料將多功能射頻芯片與TMV 芯片進行晶圓重構(gòu)，采用晶圓級扇出工藝將芯片的W 波段信號通過RDL4與兩端的TMV互連，并向上傳輸?shù)骄A背面RDL3，再經(jīng)微凸點與天線層封裝體饋電口（即RDL2）連接。W 波段信號傳輸過程中不經(jīng)過多功能射頻芯片表面，從而避免對芯片內(nèi)部產(chǎn)生電磁干擾。芯片層封裝體中TMV采用的Core介質(zhì)材料的有效介電常數(shù)接近于塑封樹脂材料，不易激勵高次模。

1.2 晶圓級扇出工藝流程

本文設(shè)計的W 波段封裝天線是在圓片后道封裝工藝平臺上進行制造和加工，涉及再布線、凸點制備、重構(gòu)圓片、高精度堆疊等工藝。天線層封裝體的工藝流程如圖2所示，采用晶圓級再布線工藝實現(xiàn)。（a）首先，進行TMV 制作。在機械強度較高的420 μm 厚的樹脂晶圓Core 介質(zhì)材料上通過機械打孔的方式，形成TMV 通孔。再使用電鍍銅工藝，實現(xiàn)小孔金屬填充。在晶圓的正反表面長好Cu凸點，使用ABF壓膜工藝，在晶圓的正反表面壓膜，并固化成型，再減薄晶圓的正反面，露出凸點，減薄后的ABF膜厚度約為20 μm。（b）將晶圓劃片，把切好的TMV 芯片放置在載板上。（c）采用環(huán)氧塑封材料樹脂將TMV 芯片注塑封裝形成12 英寸的重構(gòu)晶圓。（d）將重構(gòu)晶圓從載板上釋放，使用RDL 再布線工藝，在樹脂晶圓的正表面形成RDL1制造磁電偶極天線。（e）將晶圓減薄至440 μm，以暴露TMV 金屬，翻轉(zhuǎn)晶圓在晶圓背面形成RDL2，在RDL2 的外引出端處長好Cu 柱Sn 帽凸點，即微凸點。（f）最后，對晶圓進行劃片形成4×4 的天線陣列，即天線層封裝體。

圖2 天線層封裝體工藝流程

芯片層封裝體的工藝流程如圖3所示，采用埋置通孔轉(zhuǎn)接板晶圓級扇出型封裝方案。首先通過上述工藝方案形成TMV，劃成單顆轉(zhuǎn)接芯片備用。（a）使用高精度裝片機將TMV 轉(zhuǎn)接芯片和多功能射頻芯片裝至載板上。（b）采用12英寸晶圓級注塑機重構(gòu)形成樹脂晶圓。（c）將重構(gòu)晶圓從載板上釋放，反轉(zhuǎn)晶圓并在晶圓表面形成多層RDL4 和保護層。（d）反轉(zhuǎn)晶圓并減薄樹脂晶圓背面，露出TMV轉(zhuǎn)接板的Cu凸點，再次使用再布線工藝，在樹脂晶圓背面形成多層RDL3。（e）反轉(zhuǎn)樹脂晶圓去除保護層并露出Cu凸點，劃片完成芯片層封裝體封裝。

圖3 芯片層封裝體工藝流程

最后，使用高精度堆疊工藝和熱壓焊工藝將天線層封裝體與芯片層封裝體進行堆疊鍵合，并使用單芯片植球工藝，在芯片層封裝體RDL4 的外引出端處植上BGA 焊球，完成W 波段封裝天線子陣集成封裝，工藝流程如圖4 所示。綜上，整個工藝方案采用晶圓級樹脂基封裝流片方式，三維集成密度高、尺寸小、制造周期快并且適用于批量生產(chǎn)。采用埋置TMV 轉(zhuǎn)接板的扇出集成相比基于硅通孔（Through Silicon Via，TSV）轉(zhuǎn)接板的硅基三維集成具有成本優(yōu)勢。采用小模塊化集成方式，易于與其他封裝模塊進行二次集成，可拓展性更高。

圖4 封裝天線裝配工藝流程

2 仿真與分析

2.1 射頻互連傳輸結(jié)構(gòu)仿真

天線與芯片之間的高頻低損耗互連是封裝天線技術(shù)的一大挑戰(zhàn)，因此在封裝架構(gòu)設(shè)計中，需要綜合考慮W 波段信號的傳輸。考慮實際晶圓級封裝工藝能力以及多功能射頻芯片電磁性能，本文利用TMV 構(gòu)成類同軸傳輸結(jié)構(gòu)實現(xiàn)射頻信號的垂直傳輸，通過共面波導傳輸線實現(xiàn)射頻信號的橫向傳輸。整個封裝體從芯片引出端口到天線饋電端口所涉及的W波段互連傳輸結(jié)構(gòu)示意圖如圖5所示。

圖5 W波段互連傳輸結(jié)構(gòu)示意圖

多功能射頻芯片W 波段端口信號通過共面波導1 傳輸線扇出，經(jīng)過TMV 類同軸傳輸?shù)叫酒趁婀裁娌▽?傳輸線，再通過微凸點傳輸?shù)教炀€層封裝體饋電口。選其中一條互連傳輸結(jié)構(gòu)進行分析，在傳輸過程中需要考慮阻抗匹配，因此TMV 采用類同軸結(jié)構(gòu)，過孔直徑為60 μm，中心TMV 與外圍TMV 間距為250 μm。芯片層封裝體上層共面波導傳輸線兩側(cè)通過微凸點建立屏蔽墻，以減小互連傳輸結(jié)構(gòu)間的相互串擾問題。共面波導直角過彎處采用45°倒角，避免產(chǎn)生額外的寄生電容和寄生電感。通過優(yōu)化共面波導傳輸線和類同軸結(jié)構(gòu)，最終S參數(shù)仿真結(jié)果如圖6所示，可以得到在85～100 GHz范圍內(nèi)，兩個端口反射系數(shù)均滿足＜-15 dB，最大傳輸過渡損耗＜1.28 dB。除射頻信號外的控制信號、電源信號和地信號通過RDL4 互連扇入，通過接BGA球引出到母板。

圖6 W波段互連傳輸結(jié)構(gòu)仿真結(jié)果

2.2 相控陣封裝天線仿真

相控陣封裝天線結(jié)構(gòu)示意圖如圖7所示，天線單元采用磁電偶極天線來實現(xiàn)線極化，天線陣面采用矩形柵格排布形式。天線單元與單元之間加入金屬通孔抑制單元間耦合，以實現(xiàn)較好的掃描性能。幅相多功能射頻芯片尺寸為5.2 mm×6.8 mm，天線單元的尺寸為1.25 mm×1.25 mm，相鄰天線單元橫向和縱向間距分別為2.1 mm和1.8 mm。

圖7 相控陣封裝天線結(jié)構(gòu)示意圖

在94 GHz 頻率下，相控陣封裝天線E 面和H面波束掃描仿真結(jié)果如圖8所示，隨著饋電相位差增加，主瓣增益下降，柵副瓣明顯，陣列天線可以實現(xiàn)E面的掃描范圍≥±30°，H面掃描范圍≥±40°。

圖8 相控陣封裝天線E面和H面波束掃描方向圖仿真結(jié)果

圖9 所示，通過HFSS 仿真可以得到4×4 磁電偶極子陣列天線增益為17.1 dBi，其中已包含傳輸路徑損耗。封裝天線所采用16通道幅相變頻一體多功能芯片的工作頻率為91～95 GHz，單通道飽和輸出功率為10 dBm，發(fā)射轉(zhuǎn)換增益≥30 dB，接收轉(zhuǎn)換增益≥25 dB。根據(jù)等效全向輻射功率的計算公式：

圖9 相控陣封裝天線增益仿真結(jié)果

可以得出4×4磁電偶極子封裝天線EIRP為39.1 dBm。其中，Pt為發(fā)射機輸出功率，Gt為天線增益，Lc為傳輸路徑損耗。W 波段封裝天線微系統(tǒng)對整機系統(tǒng)能力貢獻主要體現(xiàn)在等效輻射功率以及掃描范圍（受限于封裝尺寸），因此本文以單位面積（1 mm2）內(nèi)的EIRP 密度為衡量指標，本文設(shè)計的封裝天線微系統(tǒng)的等效輻射功率密度達到137.93 mW∕mm2，相較于文獻［8］提升約60倍，相較于文獻［10］提升約90倍，封裝天線性能對比如表1所示。

表1 W波段封裝天線微系統(tǒng)對比

3 結(jié)束語

本文介紹了W 波段封裝天線微系統(tǒng)的集成架構(gòu)、互連傳輸結(jié)構(gòu)和磁電偶極子天線陣列的設(shè)計與仿真，該微系統(tǒng)具有高集成度、高性能、低成本和可擴展的技術(shù)優(yōu)勢。多單元天線與多通道芯片的一體化封裝可以很好地滿足射頻前端密布陣設(shè)計要求，可廣泛適用于孔徑受限和載荷重量受限的小型無人平臺，滿足其對高分辨率成像、微小尺寸障礙物感知以及高速率隱蔽通信的應(yīng)用需求。