基于FPGA的頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)的設(shè)計與分析

摘" 要：""""" 為提高頻率捷變雷達(dá)信號處理算法迭代的驗證效率， 提出一種基于FPGA的頻率捷變雷達(dá)目標(biāo)回波生成的設(shè)計方法。 該方法采用逐項還原回波信號相位的思想， 通過建立頻率步進(jìn)波形回波信號數(shù)學(xué)模型， 基于FPGA求解目標(biāo)相對勻速徑向運動時目標(biāo)回波實時相位， 解決了頻率捷變信號目標(biāo)回波的實時生成問題。 仿真結(jié)果表明， 在目標(biāo)勻速和非勻速兩種運動狀態(tài)下， 通過對比有/無速度補(bǔ)償時目標(biāo)回波相位變化曲線、 目標(biāo)高分辨率一維距離像以及相鄰三幀回波信號的細(xì)分辨維距離單元編號， 目標(biāo)勻速運動時經(jīng)速度補(bǔ)償?shù)幕夭ㄏ辔辉?π和π之間呈現(xiàn)線性變化， 并且細(xì)分辨維距離單元編號在目標(biāo)勻速和非勻速運動狀態(tài)下依次相差10和10、 9， 驗證了該回波生成系統(tǒng)的有效性和準(zhǔn)確性。

關(guān)鍵詞："""" 目標(biāo)回波； 頻率捷變信號； FPGA； 高分辨率一維距離像； 目標(biāo)相對勻速運動

中圖分類號：""""" TJ765.4

文獻(xiàn)標(biāo)識碼：""" A

文章編號："""" 1673-5048（2024）03-0072-06

DOI： 10.12132/ISSN.1673-5048.2023.0155

引用格式： 陳旭凱， 崔炳喆， 何廣亮， 等 . 基于FPGA的頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)的設(shè)計與分析［ J］. 航空兵器， 2024， 31（ 3）： 72-77.

Chen Xukai， Cui Bingzhe， He Guangliang， et al. Design and Analysis of Objective Echo Signal Generation System" for Frequency-Agile Radar Based on FPGA［ J］. Aero Weaponry， 2024， 31（ 3）： 72-77.（ in Chinese）

0" 引" 言

如今， 隨著雷達(dá)系統(tǒng)總體設(shè)計要求不斷提高， 性能指標(biāo)更加精確， 設(shè)計研發(fā)周期相較以往進(jìn)一步縮短， 雷達(dá)信號處理需要在更短的研發(fā)時間內(nèi)完成一套標(biāo)準(zhǔn)流程下的開發(fā)和測試［1］。 雷達(dá)目標(biāo)回波生成系統(tǒng)不僅可以高效地配合信號處理算法完成算法版本的迭代， 基于FPGA平臺方便使用［2］， 而且可以大大節(jié)省成本， 在目前測試環(huán)境下具有較高的可信度， 在未來雷達(dá)信號處理以及軟硬件系統(tǒng)協(xié)同開發(fā)領(lǐng)域具有廣泛的應(yīng)用前景［3］。

近年來， 學(xué)者們在雷達(dá)目標(biāo)回波模擬領(lǐng)域取得了諸多成果。 文獻(xiàn)［4］提出將System Generator［5］嵌入到FPGA平臺以實現(xiàn)目標(biāo)回波模擬解算的設(shè)計方法。 文獻(xiàn)［6］討論了常規(guī)雷達(dá)的目標(biāo)模擬系統(tǒng)設(shè)計方法和局限性， 分析了設(shè)計目標(biāo)模擬系統(tǒng)的關(guān)鍵方法。 文獻(xiàn)［7］基于DSP和FPGA， 采用等距離算法兼顧同一距離單元的采樣點相位信息， 設(shè)計了SAR目標(biāo)回波模擬系統(tǒng)， 顯著提高了系統(tǒng)帶寬與運行速度。 文獻(xiàn)［8］提出一種基于FPGA的雷達(dá)目標(biāo)回波模擬系統(tǒng)的方案， 利用時序控制內(nèi)核和DDS內(nèi)核， 生成了頻率和相位可自主定義的脈沖調(diào)制回波信號。 上述研究都將提取目標(biāo)回波信號中的相位信息作為重點， 通過模塊引入和算法設(shè)計， 降低目標(biāo)回波跨距離單元走動的影響。 但這些方法都沒有研究頻率捷變信號， 頻率捷變波形的回波信號在目標(biāo)模擬系統(tǒng)中需要適配新的算法， 還原目標(biāo)相對運動帶來的相位變化。 文獻(xiàn)［9］對比了雷達(dá)目標(biāo)回波模擬系統(tǒng)與雷達(dá)欺騙干擾機(jī)的組成和功能， 為雷達(dá)目標(biāo)回波信號模擬系統(tǒng)的設(shè)計提供了可借鑒的內(nèi)容。 文獻(xiàn)［10］通過闡述三種雷達(dá)制導(dǎo)導(dǎo)彈的目標(biāo)模擬方法和目標(biāo)模擬系統(tǒng)原理， 提出了通用化設(shè)計難點和解決方法。 文獻(xiàn)［11］介紹了模擬系統(tǒng)的原理與實現(xiàn)方式， 設(shè)計出一種方便雷達(dá)整機(jī)功能調(diào)試的回波模擬系統(tǒng)。 上述研究總結(jié)回波模擬系統(tǒng)的原理， 但適應(yīng)性較差， 針對頻率捷變雷達(dá)信號， 無法確保滿意的效果［12］。

針對上述問題， 本文首先建立了頻率捷變回波信號的數(shù)學(xué)模型， 對勻速運動目標(biāo)回波信號的所有相位項逐一分析并逐一還原， 設(shè)計基于FPGA的頻率捷變回波信

收稿日期： 2023-08-14

基金項目： 航空科學(xué)基金項目（20200001012010； 2020Z037012004）

作者簡介： 陳旭凱（1994-）， 男， 河南洛陽人， 碩士研究生。

*通信作者： 崔炳喆（1973-）， 男， 河南南陽人， 研究員。

號生成系統(tǒng)。 將FPGA產(chǎn)生的回波信號余弦分量導(dǎo)入到仿真軟件中， 繪制出有/無速度補(bǔ)償?shù)幕夭ㄏ辔蛔兓€

和目標(biāo)高分辨率一維距離像， 通過對比目標(biāo)相對勻速和非勻速兩種運動狀態(tài)下的一維距離像和三幀回波信號細(xì)分辨維距離單元編號， 驗證了該目標(biāo)回波生成系統(tǒng)的有效性和準(zhǔn)確性。

1" 頻率步進(jìn)波形回波信號數(shù)學(xué)模型建立

1.1" 建立數(shù)學(xué)模型

本文所研究的頻率捷變信號， 脈沖序列的載頻按照固定頻率步進(jìn)階梯Δf線性增加（如圖1所示）， 發(fā)射脈沖串可表示為［13］

s（t）=1N∑N－1i=0u（t－iTr）exp（－j2π（fc+iΔf）t）（1）

航空兵器" 2024年第31卷第3期

陳旭凱， 等： 基于FPGA的頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)的設(shè)計與分析

子脈沖u（t）為矩形脈沖， 其表達(dá)式為

u（t）=1TRectt－T2T（2）

式中：" N為頻率步進(jìn)的脈沖個數(shù)；" T為子脈沖寬度； Tr為脈沖重復(fù)周期； fc為脈沖串起始頻率。

設(shè)目標(biāo)在徑向上相對勻速運動， 速度為v， 初始相對距離為R。 第i個脈沖回波延遲時間τ可表示為［14］

τi=2（R－vt）c=2Rc－2vciTr（3）

頻率步進(jìn)波形回波信號可表示為

ri（t）=1N∑N－1i=0u（t－iTr）exp（－j2π（fc+iΔf）（t－τi））（4）

相參混頻后的運動目標(biāo)回波相位［15］為

φi=－4πcfcR－4πciΔfR+4πcifcvTr+4πci2ΔfvTr（5）

式中， 運動目標(biāo)回波相位包含四部分， 即θ1=－4πcfcR， θ2=－4πciΔfR， θ3=4πcifcvTr， θ4" = 4πci2Δ fvTr。

1.2" 各項回波相位的影響

相位θ1與脈沖串起始頻率fc和目標(biāo)初始相對距離R有關(guān)， 與目標(biāo)徑向相對運動速度v無關(guān)， 實際的運動狀態(tài)不影響相位θ1的值［16］。

相位θ2與回波脈沖串中脈沖序列數(shù)i呈正相關(guān)， 是線性變化， 表示不同載頻脈沖因相對距離變化而引起的相位項， 包含了目標(biāo)的距離信息。

相位θ3是由目標(biāo)徑向速度v引起的一次項， 相鄰脈間相位差恒定， 與目標(biāo)相對徑向運動速度v呈線性變化關(guān)系。 考慮到v不變， 對于N個脈沖， 只需確定其中一個脈沖回波的θ2相位值， 就可以根據(jù)線性變化關(guān)系推導(dǎo)出其余N-1個θ2相位值。 在進(jìn)行相參積累時， 相位θ2不會引起主瓣展寬、 峰值下降。 但在做逆傅里葉變換處理后， 目標(biāo)回波單元跨距離單元走動， 體現(xiàn)在快時間維的回波信號包絡(luò)越來越靠近起始距離單元， 導(dǎo)致對同一距離單元的相參積累不能兼顧全部N個回波脈沖的幅相信息， 不利于對弱目標(biāo)的檢測。

相位θ4是回波相位中的二次項， 在N個回波脈沖中， 隨著脈沖序號i的遞增， 快時間維采樣點的相位θ4呈平方關(guān)系增加， 相鄰脈沖間相位差是非線性的。 在采樣頻率不變的情況下， 相同數(shù)量的采樣點覆蓋了更大變化范圍的相位值， 回波寬度大大展開， 總能量不變， 導(dǎo)致主瓣展寬、 主瓣峰值下降和位置偏移。 同時考慮相位θ2和θ4的雙重影響， 目標(biāo)高分辨率距離像畸變更加嚴(yán)重。

在實際場景中， 一次項和二次項對目標(biāo)回波相位產(chǎn)生嚴(yán)重的影響， 在構(gòu)建頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)時， 要重點還原出θ1， θ2， θ3， θ4這四個相位。 目標(biāo)相對運動時， 還原目標(biāo)回波的實時相位變化， 是基于FPGA平臺實現(xiàn)頻率步進(jìn)回波生成的關(guān)鍵， 是保證回波生成系統(tǒng)準(zhǔn)確性的前提。 將FPGA產(chǎn)生的回波信號余弦分量導(dǎo)入到仿真軟件中繪制出有/無速度補(bǔ)償?shù)幕夭ㄏ辔蛔兓€和目標(biāo)高分辨率一維距離像， 便于后續(xù)的對比與分析。

2" 基于FPGA目標(biāo)回波生成系統(tǒng)設(shè)計

本文目標(biāo)回波生成系統(tǒng)設(shè)計采用時序邏輯結(jié)構(gòu)， 對脈沖重復(fù)周期信號和信號幀進(jìn)行計數(shù)， 計算目標(biāo)已運動距離和剩余目標(biāo)距離。 根據(jù)當(dāng)前幀起始點序號， 利用rom中已儲存的回波信號數(shù)學(xué)模型相位項固定系數(shù)， 還原頻率步進(jìn)信號回波的實時相位， 研究在目標(biāo)相對徑向速度恒定的情況下， 準(zhǔn)確生成頻率捷變雷達(dá)的目標(biāo)回波。

本文系統(tǒng)根據(jù)需要， 設(shè)置不同的頻率步進(jìn)信號參數(shù)取值， 適配不同的頻率步進(jìn)雷達(dá)發(fā)射信號。 實驗選取參數(shù)如表1所示。

基于FPGA頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)的實現(xiàn)框圖如圖2所示。 按照信號處理流程與時序邏輯， 系統(tǒng)可分為prt計數(shù)、 幀計數(shù)、 移動距離計算、 相位計算和DDS IP核5個模塊。 以prt信號與幀中斷信號為時序邏輯起點， prt信號經(jīng)過prt計數(shù)器模塊產(chǎn)生所需數(shù)量的脈沖重復(fù)周期信號， 再經(jīng)過移動距離計算模塊得到實時目標(biāo)距離， 同時脈沖重復(fù)周期信號、 實時目標(biāo)距離與幀計數(shù)模塊的輸出信號共同輸入到相位計算模塊， 得出實時相位值， 最后經(jīng)過DDS IP核量化生成頻率步進(jìn)回波信號。

2.1" 幀中斷信號和脈沖重復(fù)周期信號prt的產(chǎn)生

首先產(chǎn)生一個時間刻度周期為800 000的計數(shù)器， 取計數(shù)器某十個連續(xù)值作為幀數(shù)標(biāo)記點， 用于后續(xù)判斷其是否已進(jìn)入下一幀。 在未完全循環(huán)128個脈沖重復(fù)周期時， 單脈寬采樣點計數(shù)器沿時鐘clk信號上升沿逐次加1， 累計5 000完成一個單脈沖的采樣， 同時將已完成采樣的脈沖周期計數(shù)器加1。 保持上述循環(huán)， 直到128個連續(xù)脈沖周期采樣完畢， 共產(chǎn)生128×5 000=640 000個采樣點。 在此期間， 由于200 MHz采樣頻率的時鐘一個周期是5 ns， 一幀經(jīng)歷了800 000個時鐘周期共4 ms， 產(chǎn)生了4 ms的幀中斷信號和脈沖重復(fù)周期信號prt。 值得注意的是， 需要定義一個新變量， 取單脈沖采樣點計數(shù)器內(nèi)的連續(xù)十個點， 作為脈沖數(shù)的標(biāo)記， 用于后續(xù)判斷是否已進(jìn)入下一個脈沖重復(fù)周期。

2.2" 幀計數(shù)變量與脈沖周期prt計數(shù)變量的產(chǎn)生

定義兩個新中間變量分別表示上一時刻clk信號對應(yīng)的幀計數(shù)器標(biāo)記點值和脈沖重復(fù)周期計數(shù)器標(biāo)記點值。 當(dāng)兩個新中間變量都為1且?guī)嫈?shù)器標(biāo)記點值和脈沖周期計數(shù)器標(biāo)記點值都為1時， 認(rèn)為已進(jìn)入下一幀和下一脈沖重復(fù)周期。 這是因為一幀和一個脈沖內(nèi)各只有一組標(biāo)記點， 以標(biāo)記點的上升沿作為幀計數(shù)和prt脈沖周期計數(shù)精準(zhǔn)可靠， 是判斷新脈沖重復(fù)周期的充要條件。

2.3" 目標(biāo)已運動距離和剩余目標(biāo)距離的計算

目標(biāo)已運動距離初始值設(shè)為0， 當(dāng)幀計數(shù)器加1時， 計算一次單幀4 ms時間間隔后的最新運動距離值。 根據(jù)輸入變量目標(biāo)距離值， 在幀數(shù)加1的同時， 輸入的目標(biāo)距離值減去目標(biāo)已運動距離的最新值， 得到幀數(shù)及其對應(yīng)的剩余目標(biāo)距離值。

2.4" 當(dāng)前幀起始點的計算

根據(jù)除法器模塊例化定義， 一個36位寬除法器輸出的高24位是商， 低12位是余數(shù)， 再定義除法器商的低16位是剩余目標(biāo)距離對應(yīng)的起始點序號。 通過例化一個除法器， 如果除法的余數(shù)是0， 認(rèn)為當(dāng)前幀起始點序號就是該余數(shù)； 如果除法的余數(shù)不是0， 沒有整除， 那么認(rèn)為該余數(shù)加1就是當(dāng)前幀起始點序號。

2.5" 頻率步進(jìn)信號回波的實時相位的計算

將脈沖周期計數(shù)器除最高位外的剩余有效數(shù)據(jù)位作為地址， 輸入到4個新定義的rom中， 讀取coe文件儲存的回波信號數(shù)學(xué)模型相位項固定系數(shù)， 然后例化四個乘法器， 每當(dāng)clk信號經(jīng)過上升沿時， 觸發(fā)一次乘法器運算， 按照頻率步進(jìn)回波信號的數(shù)學(xué)建模， 分別計算4個相位項系數(shù)與對應(yīng)的目標(biāo)相對速度或距離的乘積， 得到回波信號的4個子相位項， 最終求和得到回波信號的實時相位。 至此， 完成基于FPGA頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)的設(shè)計。

3" 仿真驗證及結(jié)果分析

3.1" 仿真流程及參數(shù)設(shè)置

為驗證基于FPGA頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)產(chǎn)生的回波信號有效性和準(zhǔn)確性， 本文針對頻率步進(jìn)信號進(jìn)行了驗證仿真。 仿真初始條件如表2所示。 FPGA產(chǎn)生一組I/Q正交信號， 將產(chǎn)生的余弦分量I數(shù)據(jù)加載到仿真驗證程序中， 進(jìn)行一系列信號處理， 如圖3所示。

3.2" 雷達(dá)目標(biāo)回波生成系統(tǒng)的有效性

基于FPGA頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)， 按照表1輸入各參數(shù)取值， 產(chǎn)生一組頻率步進(jìn)信號回波。 圖4給出了輸出變量scf_echo呈周期性分布， 經(jīng)正交分解后將產(chǎn)生的余弦分量I數(shù)據(jù)加載到仿真驗證程序中。 為方便驗證仿真結(jié)果的有效性， 在目標(biāo)勻速運動和勻變速運動兩種狀態(tài)下， 對比有/無速度補(bǔ)償?shù)哪繕?biāo)高分辨率一維距離像。

如圖5（a）所示， 回波信號經(jīng)過脈沖壓縮、 速度補(bǔ)償和相參積累后， 得到勻速運動目標(biāo)的高分辨一維距離像， 可以直觀看到單散射點目標(biāo)模型下目標(biāo)的唯一位置， 符合目標(biāo)相對運動相參積累結(jié)果。 相反， 回波信號未經(jīng)速度補(bǔ)償后做相參積累， 得到的勻速運動目標(biāo)的高分辨一維距離像如圖5（b）所示， 在快時間維的多個距離單元內(nèi)存在縱向尺度接近的多個距離像峰值， 無法直接得到目標(biāo)的準(zhǔn)確位置信息， 符合目標(biāo)相對運動時目標(biāo)回波跨距離單元走動、 能量發(fā)散和峰值下降的典型現(xiàn)象。

通過對比圖6（a）和（b）， 說明該系統(tǒng)產(chǎn)生的回波信號是有效的。 兩種目標(biāo)狀態(tài)的仿真都可以充分驗證基于FPGA頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)的有效性。

3.3" 雷達(dá)目標(biāo)回波生成系統(tǒng)的準(zhǔn)確性

使用表2的仿真取值進(jìn)行仿真驗證時， 首先讀取FPGA產(chǎn)生的余弦數(shù)據(jù)， 繪制出速度補(bǔ)償前、 后128個脈沖的回波相位變化曲線， 如圖7所示。 當(dāng)目標(biāo)勻速運動時， 回波相位在－π和π之間呈現(xiàn)非線性變化； 當(dāng)進(jìn)行速度補(bǔ)償后， 回波相位呈線性變化， 說明基于FPGA頻率捷變信號回波相位的準(zhǔn)確性。

在仿真驗證流程中， 加載FPGA數(shù)據(jù)到回波信號模型， 連續(xù)生成相差4 ms時間間隔的三幀回波信號， 繪制出三幀不同回波信號的高分辨率一維距離像。 勻速和勻變速運動目標(biāo)的三幀距離像如圖8～9所示。

圖8中， 勻速運動目標(biāo)三幀回波信號的快時間維（即粗分辨維）距離單元編號都是233， 說明它們處于同一距離分辨單元的三個不同單脈沖內(nèi)。 高分辨率一維距離像峰值唯一且數(shù)值極其接近， 表明三幀回波信號經(jīng)脈沖壓縮、 速度補(bǔ)償和相參積累后， 均能有效識別出目標(biāo)。 對比三幀回波信號的慢時間維（即細(xì)分辨維）距離單元編號， 分別是156， 166和176。 在目標(biāo)相對勻速徑向運動的狀態(tài)下， 4 ms時間間隔Δt內(nèi)目標(biāo)相對運動距離Δd為

Δd=VΔt（10）

頻率步進(jìn)信號的距離分辨率ΔR為

ΔR=c2NΔf（11）

代入?yún)?shù)取值計算， 可得相鄰兩點采樣時間間隔Δt內(nèi)目標(biāo)相對運動距離Δd=1.4 m。 在繪制高分辨率一維距離像過程中， 做N為256的IFFT， 頻率步進(jìn)信號的距離分辨率ΔR=0.14 m， 表明相鄰兩幀回波信號的一維距離像在細(xì)分辨維需要跨越10個距離分辨單元就能顯示出目標(biāo)移動。 三幀回波信號的細(xì)分辨維距離單元編號正好依次相差10個， 與理論計算值一致。

設(shè)定勻變速運動目標(biāo)的相對加速度為100 m/s2，其余參數(shù)取值與勻速目標(biāo)相同。 經(jīng)仿真得到的三幀回波信號一維高分辨率距離像， 如圖9所示。 三幀回波信號的快時間維（即粗分辨維）距離單元編號都是233， 且距離像峰值唯一， 數(shù)值極其接近， 說明三幀回波信號均能有效識別出勻加速的運動目標(biāo)。 但是細(xì)分辨維距離單元編號分別是156， 166和175， 這是因為40 MHz脈沖重復(fù)周期對應(yīng)的脈沖重復(fù)周期Tr為25 μs， 目標(biāo)經(jīng)過一個脈沖重復(fù)周期速度增量為

ΔV=aΔt（12）

計算得到ΔV=0.002 5 m/s， 表示目標(biāo)相對速度隨步進(jìn)頻雷達(dá)發(fā)射信號脈沖數(shù)的增加， 呈現(xiàn)極小量的線性增大， 三幀信號的目標(biāo)相對速度幾乎不變， 體現(xiàn)在相同4 ms時間間隔內(nèi)一幀信號移動的距離幾乎沒有變化。 仿真結(jié)果中細(xì)分辨維距離單元編號依次相差10和9驗證了這一點， 說明該系統(tǒng)針對勻變速運動目標(biāo)回波生成也具有較高的準(zhǔn)確性。

通過對比目標(biāo)勻速與勻變速兩種運動狀態(tài)下相鄰三幀回波信號的細(xì)分辨維距離單元編號， 充分驗證了基于FPGA頻率捷變雷達(dá)目標(biāo)回波生成系統(tǒng)的準(zhǔn)確性。

相較于傳統(tǒng)的信號生成方式， 該回波生成系統(tǒng)利用FPGA的rom儲存頻率步進(jìn)信號的所有相位項系數(shù)， 通過增加或減少rom的有效數(shù)據(jù)位數(shù)， 改變回波相位的精

確度， 進(jìn)而滿足不同任務(wù)的回波信號相位準(zhǔn)確性要求。 采用FPGA可以提高每一路的運算速率， 則目標(biāo)回波每一個數(shù)據(jù)點的實時計算需要的硬件資源DSP個數(shù)也明顯下降， 提高了回波信號生成的效率。 此外， 該系統(tǒng)還能夠根據(jù)具體任務(wù)調(diào)整頻率捷變信號參數(shù)取值， 具有較高的適配性。

4" 結(jié)" 論

本文針對頻率捷變信號設(shè)計基于FPGA的雷達(dá)目標(biāo)回波生成系統(tǒng)， 將以固定頻率階梯遞增的頻率步進(jìn)信號作為研究對象， 建立勻速運動目標(biāo)的步進(jìn)頻回波信號數(shù)學(xué)模型， 逐個分析回波相位中各個相位項對雷達(dá)目標(biāo)回波的影響， 篩選出重點研究的相位項。 基于FPGA平臺， 在目標(biāo)勻速和非勻速兩種運動狀態(tài)下， 加載實時回波信號數(shù)據(jù)到仿真驗證程序中， 繪制有/無速度補(bǔ)償?shù)幕夭ㄏ辔蛔兓€和高分辨率一維距離像， 對比相鄰三幀回波信號的細(xì)分辨維距離單元編號。 仿真結(jié)果表明， FPGA產(chǎn)生的頻率步進(jìn)目標(biāo)回波信號準(zhǔn)確率高， 回波信號可靠有效， 運行穩(wěn)定， 滿足跟蹤測量和模擬訓(xùn)練需求。 對于保證實現(xiàn)大寬帶信號效果的同時兼顧識別有源欺騙式干擾， 還需做進(jìn)一步研究。

參考文獻(xiàn)：

［1］ 葉凌溯. 高速目標(biāo)回波模擬與信號處理技術(shù)研究［D］. 成都： 電子科技大學(xué)， 2022.

Ye Lingsu. Research on High-Speed Target Echo Simulation and Signal Processing Technology ［D］. Chengdu： University of Electronic Science and Technology of China， 2022. （in Chinese）

［2］ 車立旻. 基于FPGA的實時回波模擬器的設(shè)計與實現(xiàn)［D］. 成都： 電子科技大學(xué)， 2017.

Che Limin. Design and Implementation of Real Time Echo Simulator Based on FPGA［D］. Chengdu： University of Electronic Science and Technology of China， 2017. （in Chinese）

［3］ 全英匯， 方文， 沙明輝， 等. 頻率捷變雷達(dá)波形對抗技術(shù)現(xiàn)狀與展望［J］. 系統(tǒng)工程與電子技術(shù)， 2021， 43（11）： 3126-3136.

Quan Yinghui， Fang Wen， Sha Minghui， et al. Present Situation and Prospects of Frequency Agility Radar Waveform Countermea-sures［J］. Systems Engineering and Electronics， 2021， 43（11）： 3126-3136.（in Chinese）

［4］ 江友平. 一種基于FPGA解算的多目標(biāo)回波模擬設(shè)計方法［J］. 艦船電子對抗， 2017， 40（6）： 36-44.

Jiang Youping. A Design Method of Multi-Target Echo Simulation Based on FPGA Resolution［J］. Shipboard Electronic Countermea-sure， 2017， 40（6）： 36-44.（in Chinese）

［5］ 陳蕾， 姚遠(yuǎn)程. 基于System Generator的數(shù)字下變頻設(shè)計［J］. 電子設(shè)計工程， 2012， 20（24）： 74-78.

Chen Lei， Yao Yuancheng. Design of Digital Down-Conversion Based on the System Generator［J］. Electronic Design Engineering， 2012， 20（24）： 74-78.（in Chinese）

［6］ 莊雷， 張海龍， 李賽輝， 等. 基于FPGA的雷達(dá)目標(biāo)模擬器設(shè)計［J］. 雷達(dá)與對抗， 2016， 36（4）： 45-48.

Zhuang Lei， Zhang Hailong， Li Saihui， et al. Design of Radar Target Simulator Based on FPGA［J］. Radar amp; ECM， 2016， 36（4）： 45-48.（in Chinese）

［7］ 梁昕， 李海林. SAR目標(biāo)回波模擬器的設(shè)計與實現(xiàn)［J］. 自動化技術(shù)與應(yīng)用， 2020， 39（11）： 55-59.

Liang Xin， Li Hailin. Design and Implementation of SAR Target Echo Simulator［J］. Techniques of Automation and Applications， 2020， 39（11）： 55-59.（in Chinese）

［8］ 李國民， 張茜， 廖桂生. 基于FPGA的雷達(dá)目標(biāo)回波模擬器的設(shè)計與分析［J］. 計算機(jī)測量與控制， 2012， 20（11）： 2992-2994.

Li Guomin， Zhang Qian， Liao Guisheng. Design and Analysis of Radar Target Echo Simulator Based on FPGA［J］. Computer Mea-surement amp; Control， 2012， 20（11）： 2992-2994.（in Chinese）

［9］ 石榮， 張禮. 雷達(dá)目標(biāo)回波模擬器與雷達(dá)欺騙干擾機(jī)之間的異同對比［J］. 火控雷達(dá)技術(shù)， 2020， 49（2）： 101-105.

Shi Rong， Zhang Li. Similarities and Differences between the Radar Target Echo Simulator and the Radar Deception Jammer［J］. Fire Control Radar Technology， 2020， 49（2）： 101-105.（in Chinese）

［10］ 王小虎， 王孝輝. 通用雷達(dá)目標(biāo)模擬器的實現(xiàn)［J］. 電子世界， 2017（7）： 161.

Wang Xiaohu， Wang Xiaohui." Realization of General Radar Target Simulator［J］. Electronics World， 2017（7）： 161.（in Chinese）

［11］ 任亞欣， 王瑞斌， 侯濤. 雷達(dá)回波模擬器的設(shè)計與實現(xiàn)［J］. 火控雷達(dá)技術(shù)， 2021， 50（1）： 98-101.

Ren Yaxin， Wang Ruibin， Hou Tao. Design and Implementation of a Radar Echo Simulator［J］. Fire Control Radar Technology， 2021， 50（1）： 98-101.（in Chinese）

［12］ 王一鳴. 頻率捷變信號目標(biāo)信息提取及抗干擾性能分析［D］. 西安： 西安電子科技大學(xué)， 2020.

Wang Yiming. Target Information Extraction and Anti-Jamming Performance Analysis of Frequency Agile Signal［D］. Xi’an： Xidian University， 2020. （in Chinese）

［13］ 鄢思儀. 彈載毫米波高分辨一維距離像技術(shù)研究［D］. 成都： 電子科技大學(xué)， 2018.

Yan Siyi. Research on High-Resolution One-Dimensional Range Imaging Technique of Missile-Borne Millimeter Wave［D］. Chengdu： University of Electronic Science and Technology of China， 2018. （in Chinese）

［14］ 趙陽. 復(fù)雜背景下彈載雷達(dá)運動目標(biāo)檢測［D］. 西安： 西安電子科技大學(xué)， 2021.

Zhao Yang. Moving Target Detection for Missile-Borne Radar under Complex Environment［D］. Xi’an： Xidian University， 2021. （in Chinese）

［15］ 張國兵， 趙嚴(yán)冰. 基于FPGA的雷達(dá)回波信號設(shè)計與實現(xiàn)［J］. 雷達(dá)科學(xué)與技術(shù)， 2010， 8（1）： 87-90.

Zhang Guobing， Zhao Yanbing. Design and Implementation of Radar Echo Signal Based on FPGA［J］. Radar Science and Technology， 2010， 8（1）： 87-90.（in Chinese）

［16］ 吳兆平， 何學(xué)輝， 蘇濤. 帶有距離走動和多普勒擴(kuò)散的高速運動目標(biāo)檢測［J］. 哈爾濱工程大學(xué)學(xué)報， 2010， 31（4）： 476-480.

Wu Zhaoping， He Xuehui， Su Tao. Detecting Multiple High Speed Targets Using Range Migration and Doppler Spread［J］. Journal of Harbin Engineering University， 2010， 31（4）： 476-480.（in Chinese）

Design and Analysis of Target Echo Signal Generation System for

Frequency-Agile Radar Based on FPGA

Chen Xukai1， Cui Bingzhe1， 2*， He Guangliang1， Guo Zhan1

（1. China Airborne Missile Academy， Luoyang 471009， China；

2. National Key Laboratory of Air-based Information Perception and Fusion， Luoyang 471009， China）

Abstract：" In order to improve the verification efficiency of signal processing algorithms for frequency-agile radar， a design method of target echo signal generation for frequency-agile radar based on FPGA is proposed. This method adopts the idea of item-by-item restoration of the echo signal phase， by establishing a mathematical model of the stepped frequency waveform echo signal， it solves the real-time phase of target echo for the target relative uniform radial motion based on FPGA， and the problem of real-time generation of target echo for frequency-agile signals. Simulation results show that in both uniform and non-uniform motion states of the target， the effectiveness and accuracy of the echo generation system is verified. By comparing the target echo phase change curves with and without velocity compensation， the target high-resolution one-dimensional distance image， and the fine-resolution distance cell numbers of the neighboring three frames echo signals， the echo phase with velocity-compensation for uniform velocity motion target is varies linearly between -π and π， and the difference of fine-resolution distance cell numbers is 10 and 10， 9 in turn at uniform and non-uniform motion states of the target.

Key words： target echo; frequency-agile signal; FPGA; high-resolution one-dimensional range image; target rela-tive uniform motion