應用于雙向高壓端口的背靠背二極管ESD 防護設計

摘要：基于一款單收發器接口電路進行ESD保護方案設計，文章提出了一種雙向高壓端口ESD防護結構，并從全芯片角度進行ESD網絡規劃。電路采用0.18um 1P3M BCD工藝設計，通過了8KV人體模型ESD測試。TLP測試結果表明，雙向高壓端口正反向熱失效電流均達到10A，具備15KV ESD能力，滿足電路應用需求。

關鍵詞：雙向高壓端口；背靠背二極管；ESD防護結構；ESD網絡規劃；人體模型；TLP測試

中圖分類號：TN432 文獻標識碼：A

文章編號：1009-3044（2024）31-0140-03

開放科學（資源服務）標識碼（OSID） ：

0 引言

隨著半導體制造技術的迅速發展，更薄的柵氧化層[1]，更短的通道長度，更淺的源/漏極結面深度等先進工藝提升了芯片的集成度，降低了芯片成本，但晶體管的耐電壓、耐電流能力也隨之下降，靜電放電（ESD） 對芯片的可靠性影響越來越大[2]，因此片上ESD 防護結構設計成為芯片設計的重要一環。

本芯片為單收發器接口電路，實際使用通信過程會面對各種不穩定的外部環境，因此總線端口需要足夠的耐靜電沖擊能力，要求達到±15KV的ESD能力，而其他端口也要滿足±4KV的ESD能力。不同端口ESD防護器件的設計需滿足各自的耐壓需求，總線端口由于承受耐壓范圍為-15～15V，超出了電源電壓和地電位的范圍，設計的難點在于總線端口的ESD防護結構既要保證總線端tSMLSJzyPW/BDpQAAr0xoQ==口的正負高耐壓要求，又能形成總線端口到地的ESD快速泄放通路。

目前，為了滿足芯片±15KV 的ESD 能力需求，ESD方案有采用芯片內部集成TVS管，調節MOS管的性能，芯片內部集成SCR結構，其中，TVS管工藝結構制程復雜，設計風險大；MOS管為了能獲得高ESD性能，需要犧牲版圖面積且工藝調節復雜；SCR結構存在觸發電壓高和維持電壓低的不利因素，存在未開始放電，芯片即擊穿或閂鎖的可能性。

本芯片ESD設計方案基于0.18um 1P3M BCD工藝，采用創新型背靠背高壓三極管并聯背靠背高壓二極管的ESD防護結構，等效于背靠背二極管結構，此結構既能保證核心電路正常工作，又能實現ESD正負壓雙向防護功能。相比較SCR、TVS等其他雙向ESD 結構，此結構采用工藝支持ESD器件，易與制造工藝集成，器件參數設計有保障，同時抗閂鎖能力強。

本文首先介紹了端口靜電防護設計的內容和基本原則；然后根據端口的不同耐壓需求，重點闡述了雙向高壓端口的ESD保護結構設計、版圖措施，以及雙向高壓端口內部電路自保護設計方案；其次介紹了常壓端口及電源地端口保護結構設計；再介紹了全芯片ESD防護網絡；最后對該芯片的ESD測試結果進行說明及分析。

1 端口ESD 防護結構設計

靜電防護設計包括端口靜電防護器件選擇和設計、全芯片靜電防護網絡設計、ESD防護器件設計規則以及其他可靠性檢查。在進行靜電防護方案設計時，首先要選擇合適的ESD防護器件來泄放電流，ESD器件的設計窗口必須考慮以下基本原則：1） 開啟電壓必須小于柵氧化層擊穿電壓；2） 保持電壓要高于電路的正常工作電壓；3） ESD防護電路工作時，流過其電流要小于器件的熱失效電流，防止二次擊穿的發生[3]。

在本芯片中，根據端口耐壓分為總線高耐壓端口和常壓端口，需根據各個端口的特性來選擇合適的ESD防護器件和設計來滿足ESD可靠性設計。

1.1 雙向高壓端口ESD 設計

單收發器接口電路包含兩個總線端口，要求這兩個端口具備15KV的ESD能力。總線端口的工作電壓范圍是-15V～15V，超出了電源電壓和地電位的范圍，因此總線端口的ESD設計需要滿足端口正負電壓以及雙向放電的需求，本設計采用背靠背串聯NPN并聯背靠背串聯二極管的結構。

本芯片高壓端口內部電路器件耐壓為24V，所設計ESD 防護結構如圖1 所示，圖中Q1、Q2 為同類型16V VNPN高壓三極管，Q1、Q2的基極分別通過電阻R1、R2和各自的發射極相連，D1為P型高壓二極管，D2 為N 型高壓二極管。高壓三極管的觸發電壓為22V，P型高壓二極管的反向擊穿電壓為66V，N型高壓二極管的反向擊穿電壓為49V，均高于端口的正常工作電壓，電路正常工作時，ESD通路關閉。當正的ESD 電壓出現在端口時，D1正向導通，D2反偏，由下方的三極管Q2反向擊穿泄放ESD電流；當負的ESD電壓出現在端口時，D2正向導通，D1反偏，由上方的三極管Q1反向擊穿泄放ESD電流。ESD器件觸發電壓小于端口內部電路器件的耐壓，采用此ESD防護結構，即保證了核心電路正常工作，又實現了ESD雙向防護功能。

此ESD防護結構由VNPN三極管反向擊穿來實現ESD電流泄放，圖2為ESD防護器件VNPN的工藝剖面圖，NBL為N型埋層，用于隔離襯底電位的影響。HPW為高壓P阱，HNW為高壓N阱，當受到ESD脈沖沖擊時，其CB結反向擊穿即發生在HNW/HPW處，由此來實現ESD防護作用。

ESD防護器件VNPN的版圖如圖3所示，為了使電流分布均勻，將器件設計成叉指結構。根據工藝中高壓NPN三極管的TLP特性曲線可知，在ESD器件的長度固定的情況下，該ESD器件單位寬度尺寸熱失效電流IT2 = 5.6mA/um，因為熱失效電流與寬度尺寸近似成線性關系，所以將高壓NPN三極管的發射區總寬度設計為1 800um，即ESD器件熱失效電流約為10A。由ESD器件承受的最大ESD電壓VESD = RHBM × IT2，式中RHBM代表人體放電電阻，大小為1 500Ω，器件的二次擊穿電流為IT2，因此可知ESD器件承受的最大ESD 電壓為15KV，滿足端口ESD能力達到15KV的要求。

1.2 雙向高壓端口自保護設計

雙向高壓端口的ESD設計不僅包括端口ESD防護結構設計，內部電路也要具備自保護能力來防止端口高壓時到電源/地形成通路。輸出驅動級電路如圖4（a） 所示，在電路設計上，主要有三個方面的設計考慮：

1） 驅動N/P管需要足夠的驅動能力，兼備自保護能力；

2） 高壓驅動管采用堆疊的方式，其等效電路圖如圖4（b）所示，防止高壓端口電壓大于電源電壓或高壓端口電壓小于地電位時，高壓端口向電源或地灌電流；

3） 在驅動管源/漏端串聯多晶電阻，使得驅動管開啟更加均勻。

驅動N管版圖設計如圖5所示，在版圖設計上，高壓端口通過每一根電阻R2分別與NMOS管N1的源端相連；同時，驅動管采用叉指分布結構，提高ESD泄放均勻性。驅動P管版圖畫法與N管一致。

1.3 常壓端口ESD 設計

常壓端口ESD防護結構為GCNMOS，防護器件選用5V NMOS ESD器件，其柵端需經一電阻接地，使其在芯片正常工作的時候處于關閉狀態。常壓端口ESD設計如圖6所示，在端口受到ESD瞬態正向沖擊時，由于柵漏間寄生電容的存在，NMOS上的柵極會耦合一個瞬態正電壓，因而達到均勻導通的目的，以提高其ESD防護能力；在端口受到負向ESD沖擊時，利用P型襯底與NMOS的漏極產生的寄生二極管正向導通來泄放ESD電流。版圖設計上，NMOS使用雙叉指結構，目的是使ESD電流均勻泄放。

1.4 電源地端口ESD 設計

電源地端口的ESD防護電路用于泄放電源線上的ESD電流，同時也能為IO端口與電源地之間提供輔助ESD泄放通路。本設計采用電壓瞬態檢測電路，ESD設計如圖7所示，RC充電時間設置為300ns。在電源受到正向ESD脈沖時，由于充電有延時，節點A 初始狀態為低電位，使得MP1開啟，MN1關閉，NESD 器件導通，大量的ESD 電流從電源泄放到地，達到ESD防護的效果，當充電充滿時，節點A為高電位，MN1開啟，NESD器件關閉；在電源受到負向ESD脈沖時，NESD器件襯底-漏極寄生二極管正向導通，泄放ESD電流。在本電路中，電源地之間的壓差為5V，因此選用5V NMOS ESD器件。版圖設計上，NESD遵循ESD規則繪制，如果溝道釋放的電流不夠，可借助其寄生BJT特性。

2 全芯片ESD 防護設計

ESD防護電路的安排必須全方位地考慮到ESD 測試的各種組合[4]，因為ESD防護能力由整顆芯片最弱處決定的。ESD測試包含六種放電模式，I/O端口要具備防護PD、ND、PS、NS四種模式的靜電放電，電源與地之間要具備防護DS、SD兩種模式的靜電放電。

該款單收發器接口電路使用單電源軌的ESD防護網絡，全芯片ESD防護網絡如圖8所示。

常壓端口與電源VCC和地線GND之間的保護共有四種模式，PD模式下ESD通路見圖8路徑，電流流經正向GCNMOS到達地，再通過寄生二極管D2正向導通泄放到電源；ND模式下ESD通路見路徑，電流通過正向NESD到達地，再通寄生二極管D1正向導通泄放到常壓IO口；PS模式下ESD通路見路徑，電流流經正向GCNMOS泄放到地；NS模式下ESD通路見路徑，電流流經寄生二極管D1泄放到常壓IO口。

高壓端口與電源VCC和地線GND之間的保護共有四種模式，PD模式下ESD通路見路徑，電流流經D1、Q2到達地，再通過寄生二極管D2正向導通泄放到電源；ND模式下ESD通路見路徑，電流通過正向NESD到達地，再通過D2、Q1泄放到高壓IO口；PS模式下ESD通路見路徑，電流流經D1、Q2泄放到地；NS 模式下ESD通路見路徑，電流流經D2、Q1泄放到高壓IO口。

電源地端口的保護，DS模式下ESD通路見路徑，電流經過正向NESD泄放到地；SD模式下ESD通路見路徑，電流從地經過寄生二極管D2泄放到電源。

通過對全芯片ESD防護網絡的分析[5]，ESD通路建立完整。

3 實測結果與分析

該電路流片后功能正常，對流片后的電路進行了人體模型HBM ESD測試，共測試了6顆芯片，測試電壓為±4 000V、±8 000V，測試結果如表1所示。將ESD測試的試驗電路進行復測，各管腳二極管特H性B與M電阻特性正常，無失效電路，結果表明電路的ESD能力達到±8 000V。

另外，對雙向高壓ESD防護結構的端口進行了TLP測試，端口ESD特性如表2所示。

通過TLP測試結果可見，端口ESD器件的正負二次擊穿電流IT2均達到10A以上，相當于HBM的ESD 能力滿足15KV。同時，ESD器件的正維持電壓VH為20.3V，負維持電壓VH為-17V，在該端口工作電壓范圍（-15～15V） 以外，避免了ESD事件發生時，芯片出現閂鎖現象。通過以上實測數據分析，本芯片采用的背靠背高壓三極管并聯背靠背高壓二極管的ESD防護結構，既能實現15KV的ESD雙向防護功能，又具備抗閂鎖能力。

4 結論

本文基于一款單收發器接口電路的ESD防護設計，提出了一種新型的背靠背二極管ESD防護結構用于雙向高壓端口，并對其端口連接的內部電路采用自保護設計。為了滿足芯片高可靠性需求，從全芯片的角度來構建ESD防護網絡，保證整個芯片的ESD通路全覆蓋。電路經流片驗證，通過了8KV HBM ESD測試，雙向高壓端口具備15KV ESD能力，并且能擬制閂鎖的發生。為了滿足芯片高可靠性要求，應用于雙向高壓端口的背靠背二極管ESD防護設計，在版圖面積上與SCR等雙向ESD結構還不具備優勢，仍需要進一步優化電路結構來減小芯片成本。

【通聯編輯：李雅琪】