基于Multisim 的集成電路CMOS 邏輯部件仿真應(yīng)用研究

摘要：CMOS邏輯部件是構(gòu)成CMOS數(shù)字集成電路的基本單元。現(xiàn)有的仿真方法較多，但參數(shù)設(shè)置等往往較為抽象。文章以Multisim在CMOS倒相器、CMOS與非門(mén)、CMOS或非門(mén)、CMOS邊沿D觸發(fā)器等幾種典型CMOS邏輯部件仿真中的應(yīng)用為例，介紹了Multisim在集成電路CMOS邏輯部件仿真中的使用方法。Multisim的圖形化操作方式和便捷的虛擬儀器調(diào)用功能，有效降低了使用者進(jìn)行CMOS邏輯部件仿真的難度，是一種值得推廣的仿真方法。

關(guān)鍵詞：CMOS；倒相器；與非門(mén)；或非門(mén)；D觸發(fā)器；Multsim；仿真

中圖分類(lèi)號(hào)：TP311 文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1009-3044（2025）05 -0097-03 開(kāi)放科學(xué)（資源服務(wù)） 標(biāo)識(shí)碼（OSID） ：

1 Multsim 簡(jiǎn)介

Multisim是一款基于Windows操作系統(tǒng)的電路仿真軟件，適用于板級(jí)模擬/數(shù)字電路的設(shè)計(jì)。該軟件支持電路原理圖的圖形輸入和硬件描述語(yǔ)言輸入，并具備豐富的仿真分析功能。

用戶(hù)可以使用Multisim交互式地搭建電路原理圖并進(jìn)行仿真。Multisim 簡(jiǎn)化了SPICE 仿真的復(fù)雜操作，用戶(hù)無(wú)須深入了解SPICE技術(shù)即可快速進(jìn)行電路捕獲、仿真和分析。Multisim結(jié)合虛擬儀器技術(shù)，可以實(shí)現(xiàn)從理論到原理圖捕獲、仿真、原型設(shè)計(jì)和測(cè)試的完整綜合設(shè)計(jì)流程[1-2]。

2 Multsim 在集成電路CMOS 邏輯部件仿真中的優(yōu)勢(shì)

CMOS邏輯部件的仿真方法較多，常用的包括Ca?dence Spectre仿真、SPICE仿真以及Multisim等仿真軟件。其中Cadence Spectre需要在Linux操作系統(tǒng)下運(yùn)行，用戶(hù)需要掌握一定的Linux操作命令；SPICE仿真對(duì)用戶(hù)要求較高，需要深入了解SPICE技術(shù)并掌握仿真語(yǔ)句才能進(jìn)行仿真。Multisim簡(jiǎn)化了SPICE仿真的復(fù)雜操作，其圖形化的操作方法更易于用戶(hù)掌握，因此對(duì)于CMOS 邏輯部件功能仿真等需求，推薦使用Multisim進(jìn)行仿真，操作簡(jiǎn)單、可直接調(diào)用虛擬儀器顯示仿真結(jié)果，完全滿(mǎn)足CMOS 邏輯部件功能仿真的需求[3]。

本文將通過(guò)Multisim在CMOS倒相器、CMOS與非門(mén)、CMOS 或非門(mén)、CMOS 邊沿D 觸發(fā)器等幾種典型CMOS邏輯部件仿真中的應(yīng)用，介紹Multisim在集成電路CMOS邏輯部件仿真中的使用方法。

3 Multsim 在CMOS 倒相器仿真中的應(yīng)用

3.1 CMOS 倒相器結(jié)構(gòu)及工作原理

CMOS倒相器電路是一種常見(jiàn)的數(shù)字電路，用于將輸入信號(hào)的邏輯電平進(jìn)行翻轉(zhuǎn)，其結(jié)構(gòu)如圖1所示。CMOS倒相器由一個(gè)NMOS管和一個(gè)PMOS管組成，PMOS管源極接VDD，NMOS管源極接地。兩個(gè)管子的柵極連接在一起接輸入信號(hào)，兩個(gè)管子的漏極連接在一起接輸出信號(hào)。當(dāng)輸入信號(hào)為高電平時(shí)，NMOS 管導(dǎo)通，PMOS管截止，輸出節(jié)點(diǎn)通過(guò)導(dǎo)通的NMOS管與地之間形成放電回路，輸出為低電平；當(dāng)輸入信號(hào)為低電平時(shí)，PMOS管導(dǎo)通，NMOS管截止，輸出節(jié)點(diǎn)通過(guò)導(dǎo)通的PMOS管與電源之間形成充電回路，輸出為高電平。因此，該電路實(shí)現(xiàn)邏輯非功能[4]。

3.2 使用Multsim 對(duì)CMOS 倒相器進(jìn)行功能仿真

從元件庫(kù)中調(diào)出NMOS管、PMOS管、VDD、GND，連接成CMOS倒相器電路圖，并調(diào)用脈沖信號(hào)源加至倒相器輸入端，從虛擬儀器中調(diào)用示波器并將輸出節(jié)點(diǎn)的信號(hào)加至示波器輸入端，如圖1所示。仿真結(jié)果如圖2所示，與理論分析一致。

4 Multsim 在CMOS 與非門(mén)仿真中的應(yīng)用

4.1 CMOS 與非門(mén)結(jié)構(gòu)及工作原理

CMOS與非門(mén)是一種常見(jiàn)的數(shù)字電路，用于實(shí)現(xiàn)輸入信號(hào)的與非邏輯功能。下面以?xún)奢斎肱c非門(mén)為例，介紹CMOS與非門(mén)的結(jié)構(gòu)及工作原理。兩輸入與非門(mén)的結(jié)構(gòu)如圖3 所示，包含兩個(gè)NMOS 管和兩個(gè)PMOS管，兩個(gè)PMOS管并聯(lián)，兩個(gè)NMOS管串聯(lián)。當(dāng)兩個(gè)輸入信號(hào)中有一個(gè)為低電平時(shí)，并聯(lián)的兩個(gè)PMOS管至少有一個(gè)導(dǎo)通，串聯(lián)的兩個(gè)NMOS管至少有一個(gè)截止，形成電源和輸出節(jié)點(diǎn)之間的充電回路，而輸出節(jié)點(diǎn)和地之間的放電回路被切斷，輸出節(jié)點(diǎn)為高電平；只有當(dāng)兩個(gè)輸入信號(hào)都為高電平時(shí)，兩個(gè)并聯(lián)的PMOS管均截止，兩個(gè)串聯(lián)的NMOS管均導(dǎo)通，形成輸出節(jié)點(diǎn)和地之間的放電回路，而電源和輸出節(jié)點(diǎn)之間的充電回路被切斷，輸出節(jié)點(diǎn)為低電平。因此，該電路實(shí)現(xiàn)與非邏輯功能[4]。

4.2 使用Multsim 對(duì)CMOS 與非門(mén)進(jìn)行功能仿真

從元件庫(kù)中調(diào)出兩個(gè)NMOS 管、兩個(gè)PMOS 管、VDD、GND，連接成CMOS與非門(mén)電路圖，并調(diào)用脈沖信號(hào)源加至與非門(mén)輸入端，調(diào)用邏輯分析儀并將輸出節(jié)點(diǎn)的信號(hào)加至邏輯分析儀輸入端，如圖3所示。仿真結(jié)果如圖4所示，與理論分析一致[5]。

5 Multsim 在CMOS 或非門(mén)仿真中的應(yīng)用

5.1 CMOS 或非門(mén)結(jié)構(gòu)及工作原理

CMOS或非門(mén)是一種常見(jiàn)的數(shù)字電路，用于實(shí)現(xiàn)輸入信號(hào)的或非邏輯功能。下面以?xún)奢斎牖蚍情T(mén)為例，介紹CMOS或非門(mén)的結(jié)構(gòu)及工作原理。兩輸入或非門(mén)的結(jié)構(gòu)與兩輸入與非門(mén)的結(jié)構(gòu)互補(bǔ)，如圖5所示，兩個(gè)PMOS管串聯(lián)，兩個(gè)NMOS管并聯(lián)。當(dāng)兩個(gè)輸入信號(hào)中有一個(gè)為高電平時(shí)，串聯(lián)的兩個(gè)PMOS管至少有一個(gè)截止，并聯(lián)的兩個(gè)NMOS管至少有一個(gè)導(dǎo)通，形成輸出節(jié)點(diǎn)和地之間的放電回路，而電源和輸出節(jié)點(diǎn)之間的充電回路被切斷，輸出節(jié)點(diǎn)為高電平；只有當(dāng)兩個(gè)輸入信號(hào)都為低電平時(shí)，兩個(gè)串聯(lián)的PMOS管均導(dǎo)通，兩個(gè)并聯(lián)的NMOS管均截止，形成電源和輸出節(jié)點(diǎn)之間的充電回路，而輸出節(jié)點(diǎn)和地之間的放電回路被切斷，輸出節(jié)點(diǎn)為高電平。因此，該電路實(shí)現(xiàn)或非邏輯功能[4]。

5.2 使用Multsim 對(duì)CMOS 或非門(mén)進(jìn)行功能仿真

從元件庫(kù)中調(diào)出兩個(gè)NMOS 管、兩個(gè)PMOS 管、VDD、GND，連接成CMOS或非門(mén)電路圖，并調(diào)用脈沖信號(hào)源加至或非門(mén)輸入端，調(diào)用邏輯分析儀并將輸出節(jié)點(diǎn)的信號(hào)加至邏輯分析儀輸入端，如圖5所示。仿真結(jié)果如圖6所示，與理論分析一致。

6 Multsim在CMOS邊沿D觸發(fā)器仿真中的應(yīng)用

6.1 邊沿D 觸發(fā)器結(jié)構(gòu)及工作原理

CMOS邊沿D觸發(fā)器的邏輯電路圖如圖7所示。CMOS邊沿D觸發(fā)器由主觸發(fā)器和從觸發(fā)器兩級(jí)觸發(fā)器構(gòu)成，D為數(shù)據(jù)端輸入信號(hào)，CP為時(shí)鐘信號(hào)。當(dāng)CP 為0時(shí)，主觸發(fā)器接收D信號(hào)，輸出與D信號(hào)保持一致，從觸發(fā)器處于鎖存狀態(tài)，輸出保持不變；當(dāng)CP為1 時(shí)，主觸發(fā)器處于鎖存狀態(tài)，從觸發(fā)器接收輸入端數(shù)據(jù)，輸出與輸入端數(shù)據(jù)保持一致。因此，對(duì)于該CMOS 邊沿D觸發(fā)器，當(dāng)時(shí)鐘信號(hào)CP由0變?yōu)?時(shí)，主觸發(fā)器鎖存時(shí)鐘信號(hào)上升沿之前的D輸入端數(shù)據(jù)，同時(shí)從觸發(fā)器打開(kāi)，輸出主觸發(fā)器鎖存的時(shí)鐘信號(hào)上升沿之前的D輸入端數(shù)據(jù)。因此，該D觸發(fā)器為時(shí)鐘上升沿觸發(fā)的邊沿D觸發(fā)器。

6.2 使用Multisim 對(duì)CMOS 邊沿D 觸發(fā)器進(jìn)行功能仿真

從元件庫(kù)中調(diào)出NMOS管、PMOS管、VDD、GND，連接成CMOS邊沿D觸發(fā)器電路圖，并調(diào)用脈沖信號(hào)源加至邊沿D觸發(fā)器輸入端，調(diào)用邏輯分析儀，并將輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)的信號(hào)加至邏輯分析儀輸入端，如圖8 所示。仿真結(jié)果如圖9 所示，與理論分析一致[6]。

7 結(jié)論

通過(guò)以上介紹，可以看出Multisim在CMOS邏輯部件仿真應(yīng)用中操作簡(jiǎn)單，只須從元件庫(kù)中調(diào)出對(duì)應(yīng)元件即可組成電路圖，從虛擬儀器中調(diào)出所需儀器并將對(duì)應(yīng)信號(hào)進(jìn)行連接即可進(jìn)行仿真，仿真結(jié)果顯示方便直觀快速，能夠有效解決CMOS邏輯部件功能仿真問(wèn)題。

Multisim的顯著優(yōu)點(diǎn)是操作簡(jiǎn)單，易于學(xué)習(xí)，缺點(diǎn)是仿真精度可能不如SPICE等專(zhuān)業(yè)仿真軟件。

本論文僅對(duì)Multsim在CMOS邏輯電路的功能仿真應(yīng)用進(jìn)行了研究，后期將展開(kāi)對(duì)CMOS電路的其他性能參數(shù)仿真應(yīng)用研究。

參考文獻(xiàn)：

[1] 張新喜.Multisim 14電子系統(tǒng)仿真與設(shè)計(jì)[M].2版.北京：機(jī)械工業(yè)出版社，2017.

[2] 趙全利.Multisim電路設(shè)計(jì)與仿真：基于Multisim 14.0平臺(tái)[M].北京：機(jī)械工業(yè)出版社，2022.

[3] BAKER R J.CMOS電路設(shè)計(jì)、布局與仿真[M].北京：人民郵電出版社，2008.

[4] 余永來(lái).Multisim與數(shù)字電子技術(shù)的結(jié)合應(yīng)用[J].電子技術(shù)與軟件工程，2021（15）：86-87.

[5] 李偉華.VLSI設(shè)計(jì)基礎(chǔ)[M].3版.北京：電子工業(yè)出版社，2013.

[6] 任駿原.Multisim在觸發(fā)器工作波形分析中的應(yīng)用[J].現(xiàn)代電子技術(shù)，2010，33（15）：184-186.

【通聯(lián)編輯：光文玲】