高精度音調(diào)譯碼器的分析與設(shè)計

摘要：音調(diào)解碼是從語音信號中提取音調(diào)信息的關(guān)鍵技術(shù)。文章旨在分析音調(diào)解碼的功能，并探索優(yōu)化關(guān)鍵參數(shù)的方法。首先介紹音調(diào)解碼器結(jié)構(gòu)工作原理，然后討論了影響電路性能的關(guān)鍵參數(shù)，如中心頻率和響應(yīng)速度。對限制捕獲帶寬的內(nèi)部約束結(jié)構(gòu)作研究，并通過對比實驗提出了一種改進設(shè)計方案，使落在14%fo捕獲帶內(nèi)信號能被識別并鎖定。希望文章能為進一步研究和應(yīng)用音調(diào)解碼器提供有益參考。

關(guān)鍵詞：Bipolar模擬電路；音調(diào)譯碼器；鑒相器；頻率控制；捕獲帶寬

中圖分類號：TN431.1" " "文獻標識碼：A

文章編號：1009-3044（2025）18-0098-04

開放科學(xué)（資源服務(wù)） 標識碼（OSID）

0 引言

音調(diào)譯碼器（Tone Decoder）具有從音頻信號中提取音調(diào)信號信息并將其轉(zhuǎn)換為數(shù)字信號的功能，它在語音合成，音頻分析等方面有廣泛的應(yīng)用[1]。數(shù)字信號處理技術(shù)的不斷發(fā)展，使音調(diào)譯碼器的設(shè)計與優(yōu)化也隨之更新迭代。

當被捕信號頻帶較窄或需要捕獲特定頻率信號時，需要高精度音調(diào)譯碼器，在捕獲特定信號的同時盡可能少地引入雜波信號；對頻率變化較快或高頻信號，捕獲速度越快可更早鎖定音調(diào)并轉(zhuǎn)為數(shù)字信號；對頻率變化較慢或穩(wěn)定的信號則需要設(shè)計適中的捕獲速度來與之相匹配，可過濾噪聲或瞬時波動使輸出更準確。

振蕩器、鎖相環(huán)與鑒相器的設(shè)計是研究的重點[2-5]。Kondoh等人研究出一種基于CMOS工藝的鎖相環(huán)與頻率鑒相器，可以獲得較高的鑒相增益和速度[6-7]。許志鵬、余劍等人總結(jié)出三種鑒相法的一般使用準則，提出不同鑒相法與鎖相環(huán)的最優(yōu)組合，能提高電路鑒相精度，縮短電路開發(fā)時間[8]。屈強等人設(shè)計出一種用于高速鎖相環(huán)的零死區(qū)的鑒相器，適用于對速度性能有很高要求的電路[9]。

本文分析了振蕩中心頻率的內(nèi)部約束條件，并提出如何設(shè)置冗余可調(diào)整中心頻率；同時對捕獲過程進行研究，兼顧精度與捕獲速度，使14%fo內(nèi)音頻信號可以被識別并捕獲。

1 音調(diào)譯碼技術(shù)

1.1 簡介

集成音調(diào)解碼器電路由兩個鑒相器、壓控振蕩器及比較放大器等組成。這兩個鑒相器均采用模擬乘法器結(jié)構(gòu)，其中正交鑒相器輸出經(jīng)濾波后進入比較放大器中，控制邏輯輸出高電平或低電平；非正交鑒相器對輸入信號及壓控振蕩器輸出信號進行鑒相，經(jīng)環(huán)路濾波后輸出的信號可用于控制壓控振蕩器的頻率。其內(nèi)部結(jié)構(gòu)，引腳定義及使用外圍如圖1所示。

當輸入信號fi落在由鑒相器，低通濾波及壓控振蕩器組成的鎖相環(huán)捕獲帶（BW）內(nèi)，電路可以鎖定該信號，此時壓控振蕩器輸出fo等于輸入信號頻率fi，邏輯輸出端此時輸出低電平。fo為振蕩器固有輸出頻率，也稱為中心頻率（centre frequence），捕獲帶（BW）分布在中心頻率的兩側(cè)，fo與BW直接影響電路性能，是設(shè)計的關(guān)鍵。

1.2 內(nèi)部結(jié)構(gòu)及工作原理

1.2.1 頻率控制鑒相器捕獲fi過程

圖2為頻率控制鑒相器邏輯結(jié)構(gòu)，fi為輸入信號頻率，fo為壓控振蕩器（VCO）輸出頻率。fi與fo存在著相位差，鑒相器將這個相位差轉(zhuǎn)換成直流電平，從PD_OUT輸出至壓控振蕩器并調(diào)整其輸出頻率fo，使得壓控振蕩器輸出頻率fo向輸入信號fi頻率靠近，并最終趨于一致。當fogt;fi時，PD_OUT輸出高電平，壓控振蕩器輸出頻率fo降低；當folt;fi時，PD_OUT輸出低電平，壓控振蕩器輸出頻率fo增加。

圖3為頻率控制鑒相器的捕獲輸入信號fi的過程。輸出通過低通濾波回路（LOOP_FIL）的積分作用取出的直流分量，反饋至壓控振蕩器的輸入端，使壓控振蕩器中心頻率fo發(fā)生偏移。該直流量使壓控振蕩器中心頻率fo被牽引，向著輸入信號頻率fi靠近。直至fo=fi，環(huán)路進入鎖定狀態(tài)，這時鑒相器輸出PD_OUT也由差拍波變成直流電壓。

1.2.2 正交鑒相器及檢測比較器工作原理

fi為輸入信號，fo’為fo的正交信號，當壓控振蕩器輸出中心頻率fo=fi時，QPD_OUT輸出的直流分量低于Vref，使比較器翻轉(zhuǎn)，從而比較器輸出端OUTPUT也輸出低電平。

圖5為邏輯輸出端翻轉(zhuǎn)過程，Vref為比較器參考直流電壓；QPD_OUT輸出為經(jīng)過低通濾波后提取的直流分量，該分量逐漸降低，低于Vref時使集電極開路三極管輸出發(fā)生翻轉(zhuǎn)。

1.2.3 壓控振蕩器結(jié)構(gòu)及工作原理

圖6為壓控振蕩器結(jié)構(gòu)，三級比較器結(jié)構(gòu)對中心頻率fo進行限制。COMP_A決定振蕩器上閾值電VTH_H，COMP_C決定振蕩器下閾值電壓VTH_L；COMP_B為正交信號比較器，其輸出為fo相位差90度的正交信號fo’。閾值比較器通過Q13輸出，最終驅(qū)動Q9、Q7與RT串聯(lián)對CT充放電，且充放電電流大小均衡。

圖7為電源電壓為5V時，仿真壓控振蕩器的輸出波形，CT端輸出為充放電均衡的三角波；RT端輸出為高精度方波，該方波頻率即中心頻率fo。

1.3 關(guān)鍵參數(shù)設(shè)計

1.3.1 振蕩器中心頻率設(shè)計

對圖6結(jié)構(gòu)分析，充電狀態(tài)：Q2開啟，Q7、Q10截止；R1上壓降很小。Q9基極電壓近似等于VCC，發(fā)射極電壓VE9近似為VCC-VBE9。Q6基極電壓約2VBE，小于VE9，Q6截止。充電電流ICHRG可表示為：

[ICHRG=VCC-VBE9-VR1-VCT1RT]" " " " "（1）

式（1）中，VCC為電源電壓，默認其為5V；VBE9為Q9管BE結(jié)導(dǎo)通電壓，VCT1為充電過程定時電容CT上電壓，RT為定時電阻。

對放電狀態(tài)：Q2截止，Q6、Q7、Q10開啟；R1分走大部分電源電壓。Q9基極電壓由高電平變?yōu)榈碗娖剑琎9管截止。Q6發(fā)射極電壓約為2VBE-VBE6，放電電流ID_CHRG可表示為：

[ID_CHRG=VCT2-2VBE+VBE6RT] （2）

式（2）中，VCT2為放電過程定時電容CT上電壓，VBE6為Q6管BE結(jié)導(dǎo)通電壓。

式（1）、（2）中，充電、放電電流均隨著定時電容上電壓VCT而變化。充電時，忽略上拉電阻R1上的壓降，Q8集電極電壓VC8近似VCC-VBE9；通過Q3、Q4的鉗位，VC8放電時近似為VBE。

VCT波形可以視為R4、R5、R6上產(chǎn)生的參考電壓與Q12管BE結(jié)導(dǎo)通電壓的和；上閾值電壓VCT_H與下閾值電壓VCT_L可表示為：VCT_H=VTH_H+VBE12，VCT_L= VTH_L+VBE12。式中VTH_H與VTH_L分別為COMPA與COMPC比較器的參考電位。

忽略匹配性因素，所有三極管BE結(jié)導(dǎo)通壓降均相等，（1）式可化簡為：

[ICHRG=VCC-VBE-VCT_LRT+VCC-VBE-VCT_HRT2]" （3）

式（3）中，VCT_L與VCT_H為定時電容上最低電壓與最高電壓，式（3）實際為充電電流ICHRG均值。

充電周期TCHRG可表示為：

[TCHRG=CT*VCT_H-VCT_LICHRG] （4）

根據(jù)式（2）化簡放電電流：

[ID_CHRG=VCT_L-VBERT+VCT_H-VBERT2] （5）

式（5）中，VCT_L與VCT_H為定時電容上最低電壓與最高電壓，式（5）實際為放電電流ID_CHRG均值。

放電周期TD_CHRG可表示為：

[TD_CHRG=CT*VCT_H-VCT_LID_CHRG]" "（6）

因ID_CHRG與ID_CHRG大小相近，TCHRG與TD_CHRG近似為1：1；一個振蕩周期可表達為：

[T=TCHRG+ TD_CHRG≈2CT*VCT_H-VCT_LICHRG]" （7）

中心振蕩頻率fo可表達為：

[fo=1T≈ICHRG2CT*VCT_H-VCT_L=2VCC-4VBE-VTH_H-VTH_L4RTCT*（VTH_H-VTH_L）]" （8）

[fo=2VCC-4VBE-VTH_H-VTH_L4*VTH_H-VTH_L*1RTCT]" （9）

式（9） 中電源電壓VCC，BE結(jié)導(dǎo)通電壓VBE，及外圍定時器件RT、CT均為不變量；上閾值電壓VTH_H，與下閾值電壓VTH_L可通過改變R4、R5、R6上的電阻調(diào)整，這也是限制中心頻率fo的內(nèi)置條件。設(shè)計時需注意R4、R5、R6電阻的精度與匹配，必要時可對其做與精度需求相匹配冗余。此外，三極管的失配使得BE結(jié)導(dǎo)通電壓并不都相等，版圖繪制時應(yīng)盡量保證匹配管尺寸、擺放方向的一致。

1.3.2 捕獲帶設(shè)計

最大捕獲帶BW是壓控振蕩器的振蕩上限頻率fo_H和下限頻率fo_L之差與振蕩中心頻率fo比率。圖8中，比較器輸出電流為IPD，該電流在圖6振蕩器電路R4、R5、R6上產(chǎn)生電壓，決定COMPA與COMPC比較器的參考電壓VTH_H、VTH_L。

頻控鑒相器無輸出時：

[IPD=12*VBIAS_B-VBER3] （10）

式（10）中，VBIAS_B為固定偏置偏壓，大概為0.8V左右。

頻控鑒相器有輸出時，LOOP_FIL端輸出與Vref端存在相位差的分量，同時IPD分流量發(fā)生變化，并改變閾值電壓VTH，影響中心頻率fo。IPD最小值為0，IPD最大值為：

[IPD_MAX=VBIAS_B-VBER3] （11）

圖9為仿真鑒相器輸出電流IPD與閾值電壓關(guān)系，IPD越大分走的電流越多，VTH閾值電壓就越低。那么VTH的最大變化幅度也就對應(yīng)捕獲帶的最大變化幅度。

[BWMAX=VTH_MAX-VTH_MIN12*VTH_MAX+VTH_MIN] （12）

式（12）中，VTH_MAX為閾值電壓最大值，VTH_MIN為閾值電壓最小值。

捕獲帶寬BW也會隨fo*C2改變而改變。圖10對比了fo*C2=1 000 Hz*uF與fo*C2=10 000 Hz*uF環(huán)路濾波端口VLOOP_FIL的波形。fo*C2越大，環(huán)路濾波端口電壓VLOOP_FIL越穩(wěn)定。即動態(tài)范圍越小，壓控振蕩器可調(diào)整頻率fo范圍越小，捕獲帶也越小。

圖8中的RE2可以調(diào)節(jié)比較器翻轉(zhuǎn)斜率，RE2越小比較器翻轉(zhuǎn)速率就越快。對RE2設(shè)計冗余，使其尺寸在1～3個單位方塊內(nèi)可調(diào)，捕獲帶寬仿真及測試如下。圖11中fo*C2=1 150，當RE2尺寸為30u/30u時，仿真曲線與實測曲線基本重合。隨著RE2方塊值的增加仿真值與實測值偏差逐漸增大。圖12中fo*C2=4 590，與圖11對比，隨著fo*C2的增加，捕獲帶寬由 14%下降到12%，且更清晰地看到隨著R2尺寸的增加捕獲帶范圍逐漸降低。

表1為PVT驗證不同工藝角下最大捕獲范圍，結(jié)果不同工藝角下依舊符合RE2尺寸越大，最大捕獲帶越??；標準工藝角常溫下最大捕獲帶為14%，標準工藝角全溫仿真最大捕獲帶呈拋物線，其余工藝角呈單一溫度特性。

表2為PVT驗證不同工藝角下最大捕獲帶溫漂，溫漂系數(shù)隨著RE2電阻的增加而減小，但均在0.01% fo/℃以下。通用音調(diào)解碼器最大捕獲帶為14%，溫漂為0.1% fo/℃，該設(shè)計足以滿足通用音調(diào)譯碼器設(shè)計規(guī)則。

2 結(jié)論

本文先介紹了音調(diào)譯碼器的功能及應(yīng)用領(lǐng)域，剖析其內(nèi)部功能模塊并分析工作原理，引出影響其性能的關(guān)鍵參數(shù)中心頻率fo與捕獲帶BW。推出壓控振蕩器的閾值電壓為中心頻率fo的內(nèi)部限制條件，推出頻率控制鑒相器輸出電流I_PD的大小是影響最大捕獲帶的關(guān)鍵，并對相關(guān)電阻RE2設(shè)計冗余進行PVT仿真驗證。設(shè)計方案上針對關(guān)鍵參數(shù)中心頻率fo和捕獲帶寬BW僅對R4、R5、R6、RE2相關(guān)電阻做冗余，相比增加額外器件結(jié)構(gòu)要更節(jié)省成本且能應(yīng)對中心頻率偏移及不同捕獲帶寬的需求。最終設(shè)計電路最大捕獲帶約12%～14%之間，滿足通用音調(diào)譯碼器設(shè)計需求。

由于仿真模型無法完全模擬實際電路中的寄生參數(shù)，仿真值與實測存在著差異。此外，音調(diào)譯碼器的捕獲帶的設(shè)計應(yīng)匹配其具體應(yīng)用，適當增加或減小。

參考文獻：

[1] 偉新.音調(diào)解碼器[J].實用電子文摘，1996（4）：57-60.

[2] 鎖相與同步技術(shù)、鎖相環(huán)[J].電子科技文摘，2003（1）：55-56.

[3] 趙智勇.基于24位RISC核數(shù)字音頻解碼器設(shè)計[D].杭州：浙江大學(xué)，2001.

[4] 陳瑩梅，王志功，朱恩，等.5GHz0.18μm CMOS工藝正交輸出VCO[J].光通信研究，2004（2）：39-41.

[5] 盧輝斌，谷青川，王偉偉.基于輔助捕獲的鎖相環(huán)性能分析與仿真[J].電子技術(shù)，2010，39（7）：8-11.

[6] NOTANI H，KONDOH H，MATSUDA Y.A 622-MHz CMOS phase-locked loop with precharge-type phase frequency detector[C]//Proceedings of 1994 IEEE Symposium on VLSI Circuits.June 9-11，1994，Honolulu，HI，USA.IEEE，2002：129-130.

[7] KONDOH H， NOTANI H， YOSHIMURA T，et al.A 1.5-V 250-MHz to 3.0-V 622-MHz Operation CMOS Phase-Locked Loop with Precharge Type Phase-Frequency Detector[J].ieice trans.electron.c， 1995.

[8] 許志鵬，余劍.鎖相環(huán)中鑒相器的設(shè)計與仿真[J].電子測量技術(shù)，2011，34（11）：32-35.

[9] 屈強，曾烈光.一種用于高速鎖相環(huán)的零死區(qū)鑒頻鑒相器[J].微計算機信息，2006，22（35）：235-237.

【通聯(lián)編輯：李雅琪】