直接合成方法簡化串行數據接收機極限測試

多年來，寬同步并行總線一直是在數字設備之間交換數據的既定的實現技術。但是，定時問題一直“折磨著”較高時鐘頻率和數據速率的并行總線，嚴重地限制了它們滿足服務器和圖形系統中更高速計算結構需求的能力。在過去幾年中，串行總線技術的普遍實施變革了計算行業。串行總線只發送一條碼流，“自行獲得時鐘輸入”，從而消除了與并行技術有關的定時偏移。在串行傳輸中，同步遠不是什么問題，解決了對整體吞吐量的結構限制。結果，串行數據速率已經提高到1Gb/s以上，當前實現方案已經接近3～6Gb/s。但是，隨著幾千兆位的串行數據速率在數字系統中日益常見，信號完整性、也就是集成電路正確運行必需的信號質量正成為設計人員擔心的首要問題。數據流中的一個壞碼就可能給指令或交易輸出帶來巨大的影響。

串行數據設計的測試流程正隨著數據速率的提高而演變。幾乎所有串行標準(如PCI Express或串行ATA)的標準機構都出版了一套推薦的測試規范。隨著數據速率超過1Gb/sec，標準開始重視接收機極限測試，把它作為高速串行設計成功進行互通的一個關鍵檢查點。隨著位判定容限變得越來越精確(使用皮秒和微伏度量)，設計環境在遇到噪聲、抖動、串擾、分布式電抗、電源變化和其它問題時，可能會給接收的信號帶來巨大的代價。

為有效測試高速串行接收機極限，必需以于真實情況一致的方式“重建”上述信號，確定接收機能否以預測的精度水平管理位判定。……