FPGA技術(shù)在艦炮邏輯控制系統(tǒng)中的應(yīng)用

朱 偉

ZHU Wei

（駐北京地區(qū)艦船設(shè)備軍事代表室，北京 100034）

FPGA技術(shù)在艦炮邏輯控制系統(tǒng)中的應(yīng)用

Application of fpga in navy gun control system

朱 偉

ZHU Wei

（駐北京地區(qū)艦船設(shè)備軍事代表室，北京 100034）

本文介紹了FPGA技術(shù)，舉例分析了在艦炮邏輯控制系統(tǒng)的設(shè)計中的應(yīng)用。

現(xiàn)場可編程門陣列；艦炮邏輯控制系統(tǒng)

0 引言

艦炮邏輯控制系統(tǒng)的數(shù)字信號處理對時間的要求非常苛刻，以至于用高速的通用微處理器芯片也無法在規(guī)定的時間內(nèi)完成必須的運(yùn)算。為了實現(xiàn)武器邏輯高速并行控制，本文應(yīng)用FPGA技術(shù)方法設(shè)計了新型艦炮邏輯控制系統(tǒng)，通過試驗取得較好的效果。

1 FPGA技術(shù)原理

FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。作為專用集成電路領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

FPGA采用了邏輯單元陣列LCA，內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線三個部分。FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。

FPGA具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點?？蓪崿F(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其他ASIC（Application Specific IC）相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點。

可以說，F(xiàn)PGA是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。

2 設(shè)計方案

艦炮武器邏輯控制系統(tǒng)根據(jù)來自艦炮管理系統(tǒng)工作方式的指令，針對艦炮發(fā)射系統(tǒng)、供彈系統(tǒng)、輔助系統(tǒng)完成信號采集、分析、處理等任務(wù)，并通過CAN總線接口與管理系統(tǒng)和隨動系統(tǒng)進(jìn)行信息交互，實現(xiàn)艦炮的邏輯控制及安全聯(lián)鎖檢測，保證艦炮發(fā)射系統(tǒng)和供彈系統(tǒng)的正常運(yùn)行。 該系統(tǒng)采用大規(guī)?？删幊炭刂破骱蛦纹瑱C(jī)來實現(xiàn)系統(tǒng)設(shè)計。

圖1 邏輯控制系統(tǒng)在艦炮中的位置

邏輯控制系統(tǒng)硬件結(jié)構(gòu)上以FPGA為核心處理器，充分利用硬件電路實時性強(qiáng)、可靠性強(qiáng)的優(yōu)勢，發(fā)揮軟件硬件化的控制思想，完成IO信號檢測、狀態(tài)寄存器組讀寫、邏輯控制等任務(wù)。

圖2 邏輯控制系統(tǒng)組成

其中FPGA負(fù)責(zé)完成邏輯系統(tǒng)的主要功能，實現(xiàn)艦炮的邏輯控制；DSP主要負(fù)責(zé)邏輯控制的調(diào)度，指令解析及數(shù)據(jù)通信。FPGA芯片選用技術(shù)成熟產(chǎn)品，能提供20萬系統(tǒng)門，4000個以上觸發(fā)器，速度可達(dá)200 MHz，從而提供了無與倫比的設(shè)計靈活性。芯片核心電壓為2.5伏，器件的I/O可在3.3伏下工作，并可完全耐受5V信號，該器件還集成了多個延遲鎖相環(huán)、片上RAM（block RAM和分布式RAM），以及支持16種以上高性能接口標(biāo)準(zhǔn)的通用I/O技術(shù)。

軟件開發(fā)采用專門開發(fā)平臺進(jìn)行設(shè)計與實現(xiàn)，該開發(fā)平臺包括設(shè)計輸入、編譯、仿真、器件編程等功能，使用方便，允許用戶用原理圖、VHDL語言、波形圖等多種輸入方法進(jìn)行設(shè)計。本軟件采用VHDL語言來對各功能模塊進(jìn)行邏輯描述，然后通過EDA開發(fā)平臺，對設(shè)計文件自動地完成邏輯編譯、邏輯化簡、綜合及優(yōu)化、邏輯布局布線、邏輯仿真，最后對FPGA芯片進(jìn)行編程，實現(xiàn)系統(tǒng)的設(shè)計要求。

3 結(jié)論

通過試驗發(fā)現(xiàn)，在實時性方面FPGA要優(yōu)于傳統(tǒng)的CPU，傳統(tǒng)CPU無論采用何種操作系統(tǒng)它都是要逐條指令順序執(zhí)行，無法做到真正的并行處理，而FPGA并不是通過指令執(zhí)行程序而是以基本硬件結(jié)構(gòu)如（LUT，F(xiàn)LIP-FLOP，SLICE，CLKDLL）組成組合、時序電路來實現(xiàn)程序，這使它可以實現(xiàn)真正意義上的并行處理；在可靠性方面由于FPGA內(nèi)部是由硬件電路組成，因此不會出現(xiàn)傳統(tǒng)CPU軟件死機(jī)的現(xiàn)象。本文設(shè)計了基于FPGA技術(shù)的艦炮邏輯控制系統(tǒng)，試驗表明該方法是可行的，所設(shè)計的控制方案可以有效地對艦炮武器邏輯系統(tǒng)進(jìn)行控制，具有一定的工程應(yīng)用價值。

[1] 袁俊杰.Verilog HDL 數(shù)字系統(tǒng)設(shè)計及其應(yīng)用[M].西安電子科技大學(xué)出版社,2002.

[2] 任曉東.CPLD/FPGA 高級應(yīng)用指南[M].電子工業(yè)出版社,2003.

[3] 朱明程.Xilinx 數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)[M].東南大學(xué)出版社,2001.

TP273

A

1009-0134(2010)10(下)-0028-02

10.3969/j.issn.1009-0134.2010.10(下).08

2010-08-14

朱偉（1970 -），男，工程師，主要從事武器系統(tǒng)工作。