數(shù)字Costas環(huán)在FPGA中的實現(xiàn)

封小鈺 鄢文飛 劉必剛

（武漢理工大學(xué)信息工程學(xué)院 武漢 430063）

在利用相干解調(diào)的數(shù)字通信系統(tǒng)中，載波同步是正確解調(diào)的前提，也是實際通信中的一項關(guān)鍵技術(shù)［1－2］.常用的載波同步方法有平方環(huán)和Costas環(huán)等，由于Costas環(huán)有跟蹤低信噪比的抑制載波信號的特性而在實際系統(tǒng)中得到廣泛的應(yīng)用.目前國內(nèi)外對Costas環(huán)尤其是改進(jìn)后的Costas環(huán)進(jìn)行了一系列的研究，尚耀波等建立了Costas環(huán)的Z域模型，通過軟件編程實現(xiàn)，稱之為軟件Costas環(huán)［3］；李波等根據(jù)Costas環(huán)的結(jié)構(gòu)，在FPGA芯片中完成了硬件實現(xiàn)［4］.然而，這些研究大部分都是基于傳統(tǒng)的Costas環(huán)結(jié)構(gòu)，同時也沒有考慮到程序在實際應(yīng)用中的資源占用情況.本文在分析Costas環(huán)的構(gòu)成原理后，根據(jù)實際硬件的片上資源調(diào)整了濾波器的結(jié)構(gòu)，提出一種用CIC濾波器來取代傳統(tǒng)的環(huán)路濾波器.最后，本文結(jié)合項目的應(yīng)用，首先在Simulink平臺上實現(xiàn)了該算法，然后移植到Verilog上，用實際的FPGA芯片對此算法進(jìn)行了驗證.

1 Costas環(huán)原理

1.1 傳統(tǒng)Costas環(huán)的結(jié)構(gòu)

科斯塔斯環(huán)又稱同相正交環(huán)Costas環(huán)，Costas環(huán)由Costas1956年提出，其環(huán)路工作頻率為載波頻率，遠(yuǎn)遠(yuǎn)低于平方環(huán)的工作頻率，實現(xiàn)成本較低.其原理框圖如圖1a）所示.

圖1 改進(jìn)前后Costas環(huán)原理框圖

在Costas環(huán)環(huán)路中，誤差信號v7是通過兩路低通濾波輸出相乘得到.壓控振蕩器（VCO）輸出信號直接供給一路相乘器，供給另一路的則是壓控振蕩器輸出經(jīng)90°移相后的信號.兩路相乘后經(jīng)過低通濾波和環(huán)路可以得到僅與載波相位偏差信號有關(guān)的信號v7.用此信號來控制VCO就可以調(diào)整VCO輸出和載波信號保持一致的相位.

設(shè)輸入調(diào)制信號為m（t）cosωct，則

經(jīng)低通濾波器后的輸出分別為

將v5和v6在相乘器中相乘，得

式（3）中θ是壓控振蕩器輸出信號與輸入信號載波之間的相位誤差，當(dāng)θ較小時

式（4）中的v7大小與相位誤差θ成正比，它就相當(dāng)于一個鑒相器的輸出.用v7去調(diào)整壓控振蕩器輸出信號的相位，最后使穩(wěn)定相位誤差減小到很小的數(shù)值.這樣壓控振蕩器的輸出就是所需提取的載波.

1.2 本設(shè)計Costas環(huán)的結(jié)構(gòu)

考慮到FPGA資源的消耗的問題，本設(shè)計在實際過程中采用了CIC加低通濾波器的結(jié)構(gòu)，并且用CIC濾波器代替了環(huán)路濾波器，改進(jìn)后的結(jié)構(gòu)圖如圖1b）所示，仿真結(jié)果表明，在提取載波效果相同的基礎(chǔ)上，改進(jìn)后的Coatas環(huán)大大節(jié)省了資源.

2 Costas環(huán)的Simulink實現(xiàn)

本Simulink仿真在Matlab 6.5環(huán)境下通過.仿真模型如圖2所示.調(diào)制模塊采用Bernoulli Binary Generator模塊產(chǎn)生的32k的nrz碼與Sine Wave模塊產(chǎn)生的128k的載波相乘，然后與壓控振蕩器VCO恢復(fù)的本地載波進(jìn)行相乘，VCO輸出信號90°移相是通過希爾伯特變換［5］來完成的.

調(diào)制后的信號與VCO恢復(fù)的相互正交的兩路本地載波進(jìn)行相乘后，分為IQ兩路，經(jīng)過低通濾波器成為基帶信號的解調(diào)輸出，考慮到采樣頻率過高會造成FPGA芯片資源消耗嚴(yán)重，所以此處低通濾波器用CIC濾波器加低通濾波器的結(jié)構(gòu)代替.Costas環(huán)設(shè)計的重點(diǎn)是環(huán)路濾波和VCO參數(shù)的調(diào)整.

2.1 環(huán)路濾波

本設(shè)計環(huán)路濾波部分用CIC濾波取代.CIC濾波器可以對數(shù)據(jù)流進(jìn)行降速處理，本設(shè)計IQ兩路采用抽取后濾波，降低4倍的采樣速率（見圖3中的Downsample模塊）.

圖2中的CIC內(nèi)部結(jié)構(gòu)圖如圖3所示，后面的FPGA仿真也驗證了此方法的優(yōu)點(diǎn)和正確性.

圖3 CIC濾波器結(jié)構(gòu)圖

2.2 VCO

本Costas環(huán)調(diào)頻信號用Voltage－Controlled Oscillator產(chǎn)生，中心頻率和輸出信號幅度和載波信號保持一致，壓控靈敏度λ根據(jù)實際情況計算調(diào)節(jié).

式中：f為信號的中心頻率；phase－i為調(diào)整步進(jìn)；mclk取4.096M；n取22位，則

壓控靈敏度λ取0.976 5625.

2.3 仿真結(jié)果

圖4為運(yùn)行simulink模型后的波形.圖4a）是圖2中示波器Scope的波形，為低通濾波后的IQ兩路信號與VCO輸入電壓.圖4b）是圖2中示波器Scope1的波形，為調(diào)制載波與恢復(fù)載波.

由圖4a）仿真波形可以看出，VCO輸入電壓在過一段時間后波形穩(wěn)定，低通濾波后的IQ兩路信號恒包絡(luò)并且一路趨于為零，表示環(huán)路得到鎖定.圖4b）仿真波形可以看出，環(huán)路恢復(fù)出的載波與調(diào)制載波頻率相同，表示環(huán)路已經(jīng)成功的恢復(fù)出了載波信號.

圖4 Costas環(huán)simulink仿真結(jié)果

3 Costas環(huán)的FPGA實現(xiàn)

本系統(tǒng)由Verilog語言進(jìn)行設(shè)計，硬件選擇Cyclone II系列的EP2C5Q208C8芯片，布局布線.綜合工具選擇Quartus II 8.1，波形仿真工具M(jìn)odelSim SE 6.1f，系統(tǒng)由正交分量相乘模塊、CIC濾波模塊、低通濾波模塊、誤差相乘模塊和DDS模塊組成［6］.

3.1 DDS模塊

DDS模塊調(diào)用Quartus自帶的IP core NCO（數(shù)控振蕩器）.nco在波形仿真中要注意拷貝core中的dds＿cos＿c.hex，dds＿cos＿f.hex，dds＿sin＿c.hex，dds＿sin＿f.hex這4個文件到simulation＼modelsim文件夾下，此4個文件用來產(chǎn)生正弦波，如果仿真過程中vco沒波形，要注意檢查此問題，并且在改變nco的設(shè)置時，同樣要檢查這4個文件是否同時更新.

3.2 環(huán)路鎖定的判定

圖5a）為環(huán)路鎖定后的波形，圖5b）為環(huán)路鎖定后的波形放大圖.圖中costas＿out為環(huán)路恢復(fù)出的正弦波，dds＿in為壓控振蕩器的輸入電壓，I＿lpf為I路信號經(jīng)過低通濾波器后信號，Q＿lpf為Q路信號經(jīng)過低通濾波器后信號.

圖5 Costas環(huán)modelsim仿真結(jié)果

由圖5可以看出，此環(huán)路已經(jīng)很好的鎖定.

4 結(jié) 論

1）BPSK信號是由32k的NRZ碼調(diào)制到128k載波產(chǎn)生，costas程序能夠在頻差＋200Hz內(nèi)（頻偏為0.15%）恢復(fù)載波.

2）用CIC濾波器來取代傳統(tǒng)的環(huán)路濾波器，很大程度上節(jié)省了系統(tǒng)的資源.

3）本環(huán)路設(shè)計已在軟件無線電實驗箱中得到應(yīng)用，在一片F(xiàn)PGA（EP2C5Q208C8）上編程實現(xiàn)，擺脫了傳統(tǒng)的硬件電路設(shè)計，其算法可移植性強(qiáng)，符合未來通信設(shè)計的發(fā)展方向.

［1］樊昌興，張甫翊，徐炳祥.通信原理［M］.北京：國防工業(yè)出版社，2001.

［2］曹志剛，錢亞生.現(xiàn)代通信原理［M］.北京：清華大學(xué)出版社，1992.

［3］尚耀波，郭 英.一種軟件科斯塔斯環(huán)的模型建立與實現(xiàn)［J］.空間電子技術(shù)，2009，4：35－38.

［4］李 波，李玉柏，等.在FPGA中用costas環(huán)實現(xiàn)載波同步和數(shù)字下變頻［J］.信息通信，2006（2）：22－25.

［5］邵玉斌.Matlab／Simulink通信系統(tǒng)建模與仿真實例分析［M］.北京：清華大學(xué)出版社，2008.

［6］田 耘，徐文波，張延偉，等.無線通信FPGA設(shè)計［M］.北京：電子工業(yè)出版社，2008.