多重化雙向DC-DC變換器在DCM狀態下電感電流紋波研究

張驍 宋義超

（華中科技大學電氣與電子工程學院, 武漢 430074）

1 引言

為了減小 DC-DC變換器電流紋波及其諧波并提高 DC-DC變換器功率密度，而把幾個結構相同的 DC-DC變換器適當組合構成復合型DC-DC變換器，稱之為多重化DC-DC變換器[1]。

多重化雙向 DC-DC變換器總電感電流有如下幾個重要優勢：(1) 在大功率電能變換裝置和其它一些應用場合如電壓調節模塊中，通過并聯多個電力電子開關管來承擔大電流[2]，增大其功率來解決目前單個電力電子器件的電流定額遠不能滿足大功率DC-DC變換器要求的矛盾；(2)電感、變壓器、濾波器等組成元件占據變換器很大一部分體積和重量[9]，因此電感的選擇對變換器功率密度有重大影響。而電感的選擇、濾波器的設計和電感電流有很大關系，多重化可減小電流紋波及其諧波[5,6,10]，從而減小濾波器體積和重量[7,8]，最終達到減小變換裝置體積和重量、提高變換裝置功率密度[9]的目的；(3)提高變換器電能變換效率[3,4]，減少損耗；(4)改善系統的動、穩態性能[6-8]；(5)多重化變換器的各個單元變換電路還有互為備用的功能，提高了變換器總體可靠性[1]；(6)提高了等效開關頻率；(7)降低了變換器總體費用[5,6]。

本文給出三重化雙向 DC-DC變換器的工作原理，繼而分別從頻域和時域兩方面對多重化雙向DC-DC變換器和單個DC-DC變換器電感電流紋波進行了理論分析，導出了電感電流脈動率比、標準化電感電流諧波幅值比與D的定量表達式，為大功率 DC-DC變換器拓撲結構和工作點的選擇提供依據。

2 三重化雙向DC-DC變換器

圖1所示的背靠背方式的拓撲即為三重化雙向 DC-DC變換器主電路，其電路拓撲結構是在電源Vdc和Vfc之間接入三個相同的基本變換（Buck或 Boost）電路，其中S1～S6是 IGBT，Ld是濾波電感，Cd是濾波電容。S1、S3、S5工作時作三重化 Buck電路運行，S2、S4、S6工作時作三重化Boost電路運行。

圖1 三重化雙向DC-DC變換器

約定單元基本變換器角頻率為ωs，開關周期為Ts，開關頻率為fs，電感電流iL直流分量為IO，電感電流上升段斜率為k，下降段斜率為k1，如圖2所示。電路統一采用PWM調制方式，三組開關管開始導通時間互錯Ts/3。若在一個開關周期Ts中，三組開關器件導通時間相同，那么三個單元基本變換電路電感電流iL(1)(t)、iL(2)(t) 、iL(3)(t)是相位相差Ts/3、波形完全相同的脈動電流[1-2]，如圖 2所示。三重化總電流為三個單元電路電感電流的加和。以三重化Buck變換器作為作圖和仿真的模型。

圖2 三個單元電路電感電流波形(CCM)

3 頻域分析—電感電流諧波分析

單個基本 DC-DC變換器電感電流斷續時表達式為（其中在IGBT導通的Ton=DTS期間iL(t)從0以斜率k上升到最大值iLmax；在IGBT截止、二極管續流的Toff=D1TS期間iL(t)從最大值以斜率k1降到0；在IGBT阻斷、二極管截止期間iL(t)保持為0。）

將式(1)用Fourier級數展開，可得

于是可得

m重化總電感電流iLmul(t)的各次諧波只存在m的整數倍數次諧波。且等效開關頻率fsmul=m fs。

以m=3為例，為與仿真對比驗證，令單個變換器電感電流標準化諧波幅值ZAn=An/I0、多重化變換器總電感電流標準化諧波幅值ZAmu1n=3A3n/3I0=A3n/I0、xzn=ZAmu1n/ZAn。圖 3(a)、(b)分別示出了ZA1、ZAmu11與D、D1的三維函數曲線圖，類似地可作出電感電流其它各次標準化諧波幅值ZAn、ZAmu1n(n＞1)與D、D1的三維函數曲線圖。圖3(c)示出了三重化與單個 Buck、Boost、Buck-boost變換器電感電流標準化諧波幅值比xz1與D、D1的三維函數曲線圖,類似地可作出xzn(n＞1) 與D、D1的三維函數曲線圖和對比表格。

圖3 (a) zA1與D、D1的函數曲線

圖3 (b) zAmul1與D、D1的函數曲線

圖3 (c) xz1與D、D1的函數曲線

4 時域分析—電感電流脈動率分析

在該情形下分析多重化電感電流紋波合成情況相當復雜，在此以m=2，3即以二、三重化為例將結論例出，如表1、2所示。

表1 二重化與單元變換器電感電流脈動率比值

表2 三重化與單元變換器電感電流脈動率比值

從表 1、2的結論可總結出，脈動率比值yr不大于1/m。

5 時、頻域理論分析小結

基本變換器電感電流波形斜率如表3所示。

表3 基本變換器電感電流波形斜率

將表3中的k、-k1值分別代入頻域理論分析結論中即可得采用三種不同基本結構的多重化DC-DC變換器各自的結論。

綜合頻、時域分析，在DCM狀態時不管D、D1取何值，可以得出m重化總電流與單個變換器電感電流脈動率比值yL不大于1/m。

6 計算機仿真結果

運用Matlab Simulink對上述頻、時域理論分析進行仿真研究，仿真模型如圖1所示。參數設置為：Vfc=670 V，fs=3450 Hz，Ld=400 μH，Cd=81 mF。仿真結果分別如圖4所示。

圖 4 三重化 Buck電路單元及總電感電流仿真波形及其頻譜分析(DCM狀態)

圖 4(a)、(b)中單元電路電感電流脈動量為84.05 A，三重化總電感電流脈動量為25.14 A。圖4(d)中1、2次諧波對應示值分別是19.44%、7.64%；圖 4(d)中仿真電感電流各次諧波的標準化參考量均是以其各自直流分量（即橫軸數字0所對應的量）的50%為參考基準；圖4(c)中電感電流各次諧波的標準化參考量是以其基波幅值（即橫軸數字1所對應的量37.34 A）為參考基準, 直流分量、2次諧波對應示值分別是90.97%、24.36%。通過計算可得各指標的仿真值和理論值幾乎完全吻合。

7 結束語

在相同調制方式下，頻、時域內的理論分析結果表明，多重化雙向 DC-DC變換器與單個基本DC-DC變換器相比，不管D、D1取何值，在DCM工作模式下電流紋波及其諧波明顯減小。

[1] 陳堅. 電力電子學—電力電子變換和控制技術[M].北京：高等教育出版社，2002.

[2] Chin Chang.Current Ripple Bounds in Interleaved DC-DC Power Converters[J]. IEEE T-PE, 1995, pp:738-743.

[3] B.A. Miwa, D.M. Otten and M.F. Schlecht. High Efficiency Power Factor Correction Using Interleaving Techniques[J]. IEEE APEC,1992,pp:557-568.

[4] B.A.Miwa. Intreleaved Conversion Techniques for High Density Power Supplies[D]. Ph.D. Thesis,Massachusetts Institude of Technology,1992.

[5] Pit-leong Wong. Performance Improvements of Multi Channel Interleaving Voltage Regulator Modules with Integrated Coupling Inductors[D]. Ph.D. Thesis,Virginia Polytechnic Institute and State University,2001.

[6] P.L.Wong, P.Xu, B.Yang, et al. Performance Improve- ments of Interleaving VRMs with Coupling Inductors [J].IEEE T-PE, 2001, pp:499-507.

[7] X.Zhou,P.Xu,and F.C.Lee. A High Power Density,High Efficiency and Fast Transient Voltage Regulator Module With a Novel Current Sensing and Current Sharing Technique[C]. IEEE APEC,1999,pp.289-294.

[8] X. Zhou, X. Zhang and J.Liu. Investigation of Canditate VRM Topology for Future Microprocessors[C].IEEE APEC, 1998,pp.145-150.

[9] S.Chandrasekaran and L.U. Gokdere. Integrated agnetics for Interleaved DC/DC Boost Converter for Fuel Cell Powered[C]. IEEE PESC, 2004,pp:356-361.

[10] S. Chandrasekaran and V. Mehrotra. Matrix Integrated Magnetics(MIM) for Low Voltage,Interleaved DC-DC Converters[C]. IEEE APEC,2003,pp:103-108.