一種寬帶掃頻信號源的設計

吳麗麗， 王 倩

（長春工業(yè)大學計算機科學與工程學院，吉林長春 130012）

0 引 言

頻率特性測試儀（又稱掃頻儀）是一種測試網絡頻率特性的電子儀器，它廣泛應用于無線電、電視、雷達、通信及電子線路和網絡幅頻特性、相頻特性的測試中，為分析和改善電路性能提供了便利的手段。

頻率特性測量的關鍵是產生頻率步進的掃頻信號源，此信號源的幅度、頻率及相位應該能精確測定[1]。隨著對測量的頻率和精度要求的不斷提高，由傳統(tǒng)的晶體振蕩器所設計的掃頻信號源已不能滿足要求。因此，近年來出現(xiàn)的直接數(shù)字頻率合成技術得以廣泛應用。DDS采用了全數(shù)字的結構方式，使其具備了以往頻率合成技術所不具備的特點:頻率分辨率高、合成準確且轉換速度快;輸出頻率相對帶寬較寬;頻率切換時相位保持連續(xù);易于實現(xiàn)數(shù)字調制功能。對DDS系統(tǒng)相位噪聲的改善即是對DDS信號質量的改善，這主要在于對參考時鐘振蕩器的合理設計。

文中將直接數(shù)字頻率合成器與單片機兩核心部分結合，構成DDS寬帶掃頻信號源[2]。

1 直接數(shù)字頻率合成（DDS）技術原理[3]

DDS的基本結構主要包括相位累加器、相位寄存器和波形查找表。DDS技術的實現(xiàn)依賴于高速數(shù)字電路，其工作速度主要受D/A轉換器的限制。

DDS的基本結構如圖1所示。

圖1 DDS基本結構

圖中:K——頻率控制字;

n——查找表的地址線位數(shù);

N——相位累加器的字長;

L——查找表的數(shù)據(jù)線位數(shù)，即DAC的分辨率;

fc——系統(tǒng)參考時鐘。

DDS系統(tǒng)在參考時鐘 fc的作用下，相位累加器（由N位加法器和N位相位寄存器組成）對頻率控制字K進行線性累加，將結果的高n位作為查找地址進行相位幅度轉換，產生L位幅度量化值，再由數(shù)模轉換器進行轉換。

相位累加器作為DDS的核心，不斷地對頻率控制字進行累加，累加器的溢出頻率就是輸出信號的頻率。

DDS的輸出信號頻率為:

當K=1時，DDS系統(tǒng)輸出頻率最小也就是DDS系統(tǒng)的頻率分辨率，掃頻信號源頻率分辨率直接取決于DDS的頻率分辨率:

DDS輸出信號是對周期信號的合成，由奈奎斯特采樣定理可知，最大輸出頻率為:

所以K的取值范圍為:

2 AD9850芯片介紹[4]

AD9850是一個運用DDS技術，結合比較器和集成在一個芯片內的高速、高性能的D/A轉換電路而構成的一個完全數(shù)控的可編程頻率合成器，且AD9850是能產生時鐘的高集成度芯片，最高可達125 MHz的工作時鐘頻率。AD9850具有32位頻率調整控制字，輸出調諧頻率分辨率為0.029 1 Hz。當給AD9850一個精確的時鐘源作為參考頻率源時，它能產生一個頻譜很純的頻率或相位可編程的模擬正弦波輸出。

由于AD9850采用了先進的CMOS技術，因此，在+3.3 V和+5 V電源進行供電的情況下都可以正常工作。AD9850還具有5個位的數(shù)控相位調制，能使輸出相位度數(shù)以 180，90，45，22.5，11.25，或是它們之間任意組合的增量進行相位上的調整與改變。可以用并行或串行的方式將頻率調諧控制字和相位調制字送入AD9850中。

AD9850具有40位控制字，其中32位用于頻率控制，5位用于相位控制，1位用于電源休眠控制，2位用于選擇工作方式。可通過并行方式或串行方式將這40位控制字加載到AD9850。實際應用中，單片機與AD9850的接口可采用并行方式與串行方式，但在單片機資源允許的情況下，為了充分發(fā)揮芯片的高速性能，最好選擇并行方式。

3 硬件設計

采用單片機對芯片進行控制，掃頻信號源電路如圖2所示。

圖2 掃頻信號源電路

此掃頻信號源由單片機、DDS、低通濾波器和功率放大器這幾部分組成。掃頻信號源中的關鍵器件是低通濾波器，用來對輸出信號中所含的高頻雜散信號和諧波信號進行濾除[5]。文中掃頻信號源要求的頻率范圍為1～10 MHz，為減小對低通濾波器的要求，選50 MHz的時鐘源，使得諧波信號頻率遠離輸出信號頻率。此設計中的無源橢圓低通濾波器為7階，且選用帶寬為100 MHz的功率放大器A811。

DDS的邏輯和輸出信號可采用單片機AT89C52進行實時控制[6-7]。AT89C52與AD9850的硬件連接原理如圖3所示。

圖3 單片機與AD9850的硬件連接原理

其中AD9850的RESET信號、W-CLK和FQ-UD信號直接由單片機的P3口提供。

為達到提高負載性能的目的，AD9850的輸出信號DDS-OUTPUT應先接到外部的7階低通濾波器，在低通濾波器中濾除諧波和高頻雜散后再接到功率放大器A811。

4 軟件設計

本設計使用8位并行接口方式。在實際應用中，通常將工作方式的選擇位設定為00，該系統(tǒng)中AD9850的40位控制字高8位應設為00H。

AD9850并行加載方式下，它的時序關系要求通過D0～D7這8位總線將外部所給的控制字傳送到寄存器，當字輸入時鐘（W-CLK）的上升沿到來時裝入第一個字節(jié)，同時，把指針指向下一個輸入寄存器，直到連續(xù)5個W-CLK的上升沿到來就讀入了5個字節(jié)數(shù)據(jù)到輸入寄存器中，然后W-CLK的邊沿就不起作用了。下一步當頻率更新時鐘（FQ-LID）上升沿到來時，就將輸入寄存器中的這40位數(shù)據(jù)裝入到頻率/相位寄存器，此時DDS輸出的頻率和相位就進行一次更新，并將地址指針復位到第一個輸入寄存器，為下一次的頻率/相位控制字的輸入做好準備。

軟件流程如圖4所示。

圖4 DDS的軟件流程

程序的功能是要將外部輸入的數(shù)據(jù)變換成AD9850芯片所能接收的格式，并送出相應的相位和頻率控制字，從而使AD9850能產生頻率、相位可程控的正弦信號[8]。

設計中要特別注意AD9850的時序要求，以正確送出邏輯控制字，并注意它的刷新時鐘。通過端口寫入AD9850的控制字暫時寄存在I/O緩沖寄存器內，這需要一個從低到高的時鐘信號從外部輸入，或通過內部32 B的刷新時鐘把I/O緩沖寄存器內的控制字傳送到AD9850的DDS內核。

使用單片機C語言進行編程，程序中對控制字的傳送部分子程序如下:

5 測試結果

波形頻率測試數(shù)據(jù)見表1。

表1 波形頻率測試數(shù)據(jù) Hz

表2 幅度測試數(shù)據(jù)（RL=50 Ω）

6 結 語

對設計的信號源輸出波形進行測試發(fā)現(xiàn)能作為數(shù)字頻率測試儀要求的掃頻信號源。輸出的正弦波信號具有頻率穩(wěn)定性好、準確度及頻率分辨率高等特點。同時也發(fā)現(xiàn)DDS的雜散比較高，因此，在應用時要取其雜散低的頻段，或者通過設計電路來減少雜散。總之，DDS芯片因其眾多優(yōu)點而在各類電子設備，特別是通信、雷達等領域中的應用將會越來越廣泛。

[1] 劉君華.現(xiàn)代檢測技術與測試系統(tǒng)設計[M].西安:西安交通大學出版社，1999.

[2] 張建文.基于DDS的掃頻信號發(fā)生器的研究與實現(xiàn)[D]:[碩士學位論文].西安:西北工業(yè)大學，2005.

[3] 白居憲.直接數(shù)字頻率合成[M].西安:西安交通大學出版社，2007.

[4] 王崢.AD9850的應用[J].通信與廣播電視，2001（3）:14-19.

[5] 劉抒珍，童子權，任麗軍.DDS波形合成技術中低通橢圓濾波器的設計[J].哈爾濱理工大學學報，2004，9（5）:22-24.

[6] 石雄.DDS芯片AD9850的工作原理及其與單片機的接口[J].國外電子元器件，2001（5）:53-55.

[7] 張慶順，王文理，李金鳳.基于單片機與DDS的多功能正弦信號發(fā)生器設計[J].儀器儀表學報，2008，29（4）:215-218.

[8] 高秀娥，陳文化.應用AD9850實現(xiàn)正弦標校信號的產生[J].現(xiàn)代電子技術，2004，27（1）:51-53.