頻率合成器中延時線鎖頻環的實現與應用

夏瑩周勃

(1.常州信息職業技術學院江蘇常州2131642.上海航天電子技術研究所上海201109)

頻率合成器中延時線鎖頻環的實現與應用

夏瑩1周勃2

(1.常州信息職業技術學院江蘇常州2131642.上海航天電子技術研究所上海201109)

詳細論述了延時線鎖頻環在頻率合成器中的功能和應用，對鎖相鎖頻環的傳遞函數和相位噪聲單邊帶功率譜密度進行分析，并給出仿真設計。仿真結果表明，將延時線鎖頻環用于頻率合成器中，能明顯改善中遠端的相位噪聲。

頻率合成器;延時線鎖頻環;相位噪聲

0 引言

頻率源的好壞直接影響微波系統的性能，是決定電子系統功能的關鍵設備。在頻率合成器中，可根據環路的相位噪聲數學模型來計算基底噪聲，并參考壓控振蕩器(VCO)性能，獲得最佳相位噪聲。VCO的良好噪聲特性將有利于改善頻率合成器中遠端的相位噪聲。當VCO的性能確定后，可以將鎖頻環(FLL)與鎖相環(PLL)結合使用構成鎖相鎖頻環，實現對VCO相位噪聲的優化。目前關于FLL改善PLL性能方面的研究大多只是從鎖頻環角度進行分析，得出FLL能改善VCO相位噪聲的結論。本文將鎖相環與鎖頻環結合，得出環路傳遞函數和相位噪聲單邊帶功率譜密度，并給出了電路仿真，仿真結果表明，鎖頻環能明顯改善頻率合成器的中遠端相位噪聲。

1 鎖相鎖頻環原理

由鎖相環理論可知，PLL輸出的相位噪聲特性與參考輸入和環路的相位噪聲有密切的關系。圖1所示為PLL相位模型，Φi(s)為環路輸入參考源的相位，Φo(s)為環路輸出相位，ΦPD(s)為鑒相器噪聲，ΦVCO(s)為壓控振蕩器(VCO)的相位噪聲，Kd為鑒相器的鑒相靈敏度，H1(s)為環路濾波器傳輸函數，KV/s為VCO的積分特性［1］。

圖1 PLL相位模型

圖1的環路傳遞函數為

根據鎖相環路傳遞函數的低通特性，有

ω1為PLL環路帶寬。從上式可以看出，鎖相環對于輸入參考源和鑒相器相當于“低通”濾波器，對于VCO相當于“高通”濾波器。如圖2所示為PLL在鎖定情況下的漸近相位噪聲特性曲線［2］。

圖2 PLL的漸近相位噪聲曲線

當VCO的性能確定后，必須對VCO相位噪聲進行優化，降低系統的相位噪聲。可以將鎖頻環與鎖相環結合使用構成鎖相鎖頻環，實現對VCO相位噪聲的優化。

鎖頻環主要由延遲線、移相器、混頻式鑒相器和環路濾波器(LPF)組成，是一種高靈敏、低相噪的寬帶鑒頻器，如圖3所示為鎖相鎖頻環框圖［3］。圖3中，fi為輸入參考頻率，fout為環路輸出頻率，τd為延時線的延時時間。

當使用這種環路時，整個環路的帶寬將降低到與環路噪聲底部和更干凈的VCO噪聲新的交叉頻率處。FLL帶寬確定低于FLL帶寬頻率偏離的噪聲底部。為了得到更低的噪聲底部，可以進一步展寬帶寬。但由于相位和增益余量問題，鎖頻環路帶寬也不能太寬，因為可能會產生超出帶寬點的相位噪聲峰化。1 MHz左右的FLL帶寬可以提供合適的噪聲底部，并能避免超出帶寬頻率的噪聲峰化［2］。

圖3 鎖相鎖頻環框圖

延時線作為頻率—相位變換器，使FLL實際成為一種鑒相器。為保證混頻式鑒相器具有單調特性和寬頻帶工作，移相器必須提供這樣的相移，保證混頻器的兩個輸入相位差接近90°［4］。設φ為額定相移，得

VCO瞬時頻率的變化將引起相位起伏，有

混頻器的輸出電壓ΔV與源的頻率偏差Δf，及相位檢測器的常數Kφ成比例，且和fmτd之間具有周期性，即sin(x)/x的關系，fm為鑒相頻率。當f?1/2 πτd時，sin(πfτd)/(πfτd)≈1，可得

此時，混頻式鑒相器可視為線性工作，ΔV將正比于Δφ。由式(6)可得FLL的數學模型，如圖4所示［3］。

圖4 FLL的數學模型

研究FLL輸出的相位噪聲，必須考慮VCO的相位噪聲。設VCO的調諧靈敏度為KV，LPF為低通濾波器，傳遞函數為H2(s)，可以得到FLL線性相位模型，如圖5所示，其中Φm(s)為鑒相器噪聲。

圖5 FLL相位模型

因此，圖3對應的鎖相鎖頻環相位模型如圖6所示。

圖6 鎖相鎖頻環相位模型

由圖(6)可得環路的傳遞函數為

設ω2為FLL的環路帶寬，由前述，FLL帶寬為1 MHz左右較合適，遠大于ω1，則式(7)對應的相位噪聲單邊帶功率譜密度可近似為

從式(8)可以看出，環路輸出的近端噪聲依然主要由輸入參考源和鑒相器相位噪聲決定，遠端取決于VCO的相位噪聲，FLL環路主要改善了頻率合成器的中遠端相位噪聲，Kφ和τd越大，鎖頻環的效果越好。

2 仿真設計

使用Agilent公司的Advanced Design System (ADS)進行仿真設計。頻率合成器輸出頻率為1 GHz，環路分頻比為100，VCO的相位噪聲由ADS的相位噪聲模塊產生，參考頻率為10 MHz，參考源的相位噪聲特性如表1所示。

表1 參考源相位噪聲特性

如前所述，FLL混頻器的兩個輸入相位差應接近90°，為了不失一般性，同時為了驗證τd越大鎖頻環的效果越好，將τd分別設定為10.2 ns和75.1 ns。調整移相器的相移，使混頻器的兩個輸入信號正交，此時移相器相移分別為18°和54°，FLL環路濾波器帶寬為1 MHz，鎖相鎖頻環路仿真原理圖如圖7。

圖7 鎖相鎖頻環路仿真原理圖

圖8所示為PLL與不同τd時鎖相鎖頻環輸出相位噪聲。從圖8中可以看出，同PLL相比，鎖相鎖頻環的中遠端輸出相位噪聲得到改善;τd越大，相位噪聲改善越明顯，τd為75.1 ns時，相位噪聲改善約19 dB。

圖8 PLL與不同τd鎖相鎖頻環閉合環路輸出相位噪聲

通過理論分析和仿真設計，延時線鎖頻環用于單環頻率合成器中，可以明顯改善頻率合成器的中遠端相位噪聲，并且延時時間越長，效果越好。

［1］弋穩.雷達接收機技術［M］.北京:電子工業出版社，2005:145-148.

［2］白居憲.低噪聲頻率合成器［M］.西安:西安交通大學出版社，2003:205-208.

［3］馬俊，方立軍.現代頻率合成中的鎖頻環實驗研究［J］.雷達科學與技術，2006(6):373-376.

［4］方立軍，馬俊，王元慶.現代頻率合成中的分數分頻與鎖頻環［J］.現代雷達，2002(3):71-72.

Realization and Application of Delay Line Frequencylocked Loop in the Frequency Synthesizer

XIA Ying1ZHOU Bo2
(1.Changzhou College of Information Technology，Changzhou 213164 2.Shanghai Aerospace Electronic Technology Institute，Shanghai 201109，China)

The paper discusses the function and application of delay line frequency-locked loop in the frequency synthesizer in detail; analyzes the transfer function and the phase noise single sideband power spectral density of the loop in depth;and gives the simulation.The simulation results show that by using the delay line frequency-locked loop，it can improve the middle and far end phase noise in the single loop frequency synthesizer.

frequency synthesizer;delay line frequency-locked loop;phase noise

TN 74

A

1672-2434(2011)02-0017-03

2010-11-05

夏瑩(1981-)，女，講師，從事研究方向:電子技術