基于FPGA和DSP的高速圖像處理系統(tǒng)設(shè)計(jì)＊

李秀圣

(濰坊學(xué)院,山東 濰坊 261061)

隨著科技進(jìn)步,人們對(duì)實(shí)際應(yīng)用中的圖像處理系統(tǒng)在成本、體積、性能上的要求不斷提高[1-3]。專業(yè)DSP(數(shù)字信號(hào)處理器)的出現(xiàn),能夠解決采用計(jì)算機(jī)進(jìn)行圖像處理帶來的成本高和體積大的問題,但是一些高速數(shù)字信號(hào)處理操作具有算法復(fù)雜、數(shù)據(jù)量巨大的特點(diǎn),從性能上講,單DSP難以滿足應(yīng)用的要求。ASIC(專用集成電路)設(shè)計(jì)成本高、靈活性低,且會(huì)受到ASIC廠商的限制。在這種背景下,大規(guī)模現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)的出現(xiàn)解決了上述困難,為電路的靈活性設(shè)計(jì)提供了方便[4-5]。

從系統(tǒng)開發(fā)成本、性能、開發(fā)難易程度等多方面綜合考慮,基于FPGA和DSP的系統(tǒng)具有靈活性高、實(shí)用性強(qiáng)、可靠性高的優(yōu)點(diǎn)。在此類系統(tǒng)中,FPGA和DSP之間數(shù)據(jù)的通信方式和速度,將直接影響著整個(gè)圖像處理系統(tǒng)的效率。為提高處理效率,本文試圖借助于一片低功耗FPGA、一片DSP和一片雙口RAM,設(shè)計(jì)出一種功耗低、設(shè)計(jì)靈活、能夠?qū)崿F(xiàn)復(fù)雜處理算法且高效、穩(wěn)定的圖像處理系統(tǒng)。

1 系統(tǒng)總體結(jié)構(gòu)及工作原理

整個(gè)系統(tǒng)主要由CMOS圖像傳感器、FPGA、雙口RAM、DSP、視頻D/A和若干存儲(chǔ)器組成。根據(jù)FPGA和DSP自身特點(diǎn)及各自功能,將整個(gè)系統(tǒng)劃分為圖像采集模塊、數(shù)據(jù)幀存模塊、實(shí)時(shí)顯示模塊、高速緩沖模塊、圖像壓縮模塊和圖像存儲(chǔ)模塊。系統(tǒng)總體結(jié)構(gòu)如圖1所示。

圖1 系統(tǒng)硬件結(jié)構(gòu)圖

首先,在圖像采集模塊通過控制COM S圖像傳感器,使圖像數(shù)據(jù)以25幀/秒的速率向FPGA輸送;然后,通過FPGA的控制將圖像數(shù)據(jù)緩存在片外SDRAM中,之后由實(shí)時(shí)顯示模塊控制ADV 7123實(shí)現(xiàn)圖像的實(shí)時(shí)顯示。……