基于FPGA的高速數據采集系統的電路設計＊

王建秋

(濰坊職業學院,山東 濰坊 261031)

高速數據采集系統是現在電子信息同步實時處理系統方面的重要環節之一,在某些情況下,必須采用高速數據采集技術才能滿足信息處理的同步性與準確性。從現有的技術和產品來分析,低速、低分辨率的數據采集技術已相當成熟,實現起來比較容易,單片ADC即可滿足要求,而目前我國的高速數據采集技術水平相對于世界先進的水平來講比較落后,是我國信息通訊技術的一個頸瓶。本文主要側重基于FPGA技術的高速數據采集系統硬件方面的電路設計進行研究。

1 數據采集系統的實現原理

本文設計的高速、高精度數據采集系統的數據功能流程如圖1所示,它主要包括三大部分:第一部分是前端的數據采集與轉換,即自然信號的采集與轉換的過程。第二部分是FPGA芯片內的功能時序的控制模塊,是通過硬件描述語言來進行的硬件的設計。第三部分是數據的存儲部分與后續數據處理部分。

圖1 系統總體數據控制流程圖

整個系統在加電情況之下,通過FPGA芯片內的A/D控制模塊的cs和α0管腳的電位來同時驅動10個并聯的A/D采集芯片群進行數據的采集與轉換。A/D芯片集在經歷一定的時間進行數據采集與轉換,轉換完后通過其busy上的高電位來通知FPGA內的A/D控制模塊,FPGA芯片內的A/D控制模塊的rc端就會產生一個上升沿的脈沖,使A/D控制模塊處在高阻態,并且產生一個脈沖啟動A/D多路選擇芯片進行A/D芯片群的讀管腳的選……