基于FPGA的QPSK調制解調的系統仿真

　　摘要：本文針對傳統的四相移鍵控(QPSK)的調制解調方式提出一種基于高速硬件描述語言(VHDL)的數字式QPSK調制解調模型。這種新模型便于在目標芯片FPGA／CPLD上實現QPSK調制解調功能。文中介紹了QPSK調制解調的原理，并基于FPGA實現了QPSK調制解調電路。并給出了可編程邏輯器件FPGA的最新一代集成設計環境QuartusⅡ進行系統仿真的仿真結果。
　　關鍵詞：QPSKFPGA調制解調仿真
　　中圖分類號：TP391 文獻標識碼：A文章編號：1672-3791(2011)06(c)-0000-00
　　
　　1引言
　　無線通信在現代社會中起著舉足輕重的作用。作為數字通信技術中重要組成部分的調制解調技術一直是通信領域的熱點課題。在眾多調制方式中，四相相移鍵控(QPSK)信號由于抗干擾能力強而得到了廣泛的應用，具有較高的頻譜利用率和較好的誤碼性能，并且實現復雜度小，解調理論成熟。現場可編程門陣列(FPGA)具有功能強大，開發過程投資小、周期短，可反復編程修改，保密性能好，開發工具智能化等特點，用FPGA實現調制解調電路，不僅降低了產品成本，減小了設備體積，滿足了系統的需要，而且比專用芯片具有更大的靈活性和可控性。本課題主要研究了基于FPGA的QPSK調制解調的系統仿真，并給出了QuartusII環境下的仿真結果[1]。
　　2 QPSK調制的原理
　　四相絕對移相鍵控QPSK是MPSK的一種特殊情況，它利用載波的四種不同相位來表征數字信息。由于每一種載波相位代表兩個比特信息，故每個四進制碼元又被稱為雙比特碼元。我們把組成雙比特碼元的前一信息比特用a表示，后一比特信息用b表示。雙比特碼元中兩個信息比特ab通常是按格雷碼（即反射碼）排列的，當ab為00時，載波相位為0°，當ab為01時，載波相位為90°，當ab為11時，載波相位為180°，當ab為10時，載波相位為270°。
　　3 QPSK信號的產生與解調
　　3.1 QPSK信號的產生
　　QPSK信號的產生分為調相法和相位選擇法。由于調相法比較常用，且實際操作性更強，故在本文中，選擇調相法。用調相法產生QPSK信號的組成方框圖如圖1所示。圖中，串/并變換器將輸入的二進制序列依次分為兩個并行的雙極性序列。設兩個序列中的二進制數字分別為a和b，每一對ab稱為一個雙比特碼元。雙極性的a和b脈沖通過兩個平衡調制器分別對同相載波及正交載波進行二相調制。將ab兩路輸出疊加，得到四相移相信號，其相位編碼邏輯關系為：當雙比特碼元ab為11時，輸出相位為315°的載波；ab為01時，輸出相位為225°的載波；ab為00時，輸出相位為135°的載波；ab為10時，輸出相位為45°的載波。
　　
　　
　　圖1QPSK信號的組成方框圖
　　3.2 QPSK信號的解調
　　由于四相絕對移相信號可以看作是兩個正交2PSK信號的合成，故它可以采用與2PSK信號類似的解調方法進行解調，即由兩個2PSK信號相干解調器構成。用兩路正交的相干載波去解調，可以很容易地分離這兩路正交的2PSK信號。相干解調后的兩路并行碼元a和b，經過并/串變換后，成為串行數據輸出。
　　4 基于FPGA的QPSK調制解調電路設計及仿真
　　在QPSK解調中，對于頻率與相位的要求比較高，在解調中由于手動的輸入基帶信號，造成頻率和相位的偏差，而頻率與相位的偏差會引起誤碼率的增加。為了更好的觀察輸入輸出波形，在quartusII中創建調制功能模塊和解調功能模塊，再新建一個波形文件，插入生成的調制模塊和解調模塊，創建一個系統模塊后進行功能仿真。調制解調輸出波形如圖2所示。
　　
　　圖2調制解調輸出波形
　　由圖2可知系統輸出有一定的延遲，與輸入信號相比還有一點偏差，但誤碼率明顯減少，還是取得出了預期的效果。多進制數字調制技術與FPGA的結合使得通信系統的性能得到了迅速的提高。文中基于FPGA方式實現了QPSK數字調制解調電路