基于ADSP-21369的浮點(diǎn)DSP實(shí)驗(yàn)教學(xué)系統(tǒng)設(shè)計(jì)

韓 賽，杜普選

（北京交通大學(xué)電子信息工程學(xué)院，北京100044）

數(shù)字信號(hào)處理（DSP）技術(shù)廣泛應(yīng)用于通信、語(yǔ)音、圖像、生物醫(yī)學(xué)、工業(yè)控制、儀器儀表等各個(gè)領(lǐng)域。面對(duì)社會(huì)和市場(chǎng)的廣泛需求，高校必須開(kāi)設(shè)以新型DSP芯片為核心的教學(xué)及實(shí)驗(yàn)課程，使學(xué)生能夠掌握最新科學(xué)技術(shù)。

SHARC系列DSP產(chǎn)品具有運(yùn)行速度快、片內(nèi)資源豐富、接口齊全的特點(diǎn)，特別適用于高校實(shí)驗(yàn)教學(xué)系統(tǒng)的開(kāi)發(fā)，但在國(guó)內(nèi)尚無(wú)高校開(kāi)設(shè)基于該系列DSP產(chǎn)品的實(shí)驗(yàn)教學(xué)課程。

因此，本文對(duì)SHARC系列DSP進(jìn)行深入研究，并設(shè)計(jì)出一套基于ADSP-21369的浮點(diǎn)DSP實(shí)驗(yàn)教學(xué)系統(tǒng)。

1 方案設(shè)計(jì)

該系統(tǒng)以SHARC系列中ADSP-21369為核心處理器，輔以其它模擬器件，主要實(shí)現(xiàn)以下功能：

（1）可實(shí)現(xiàn)教學(xué)中所有實(shí)驗(yàn)，如FIR/IIR數(shù)字濾波器的設(shè)計(jì)，F(xiàn)FT/IFFT/ZFFT的實(shí)現(xiàn)。

（2）考慮外部接口的通用性，可完成對(duì)SDRAM，F(xiàn)LASH，ADC和DDS的控制。

（3）利用ADSP-21369的固有特性，通過(guò)數(shù)字應(yīng)用接口DAI(Digital Applications Interface)完成對(duì)音頻、S/PDIF、 LED燈等的控制。

（4）通過(guò)ADSP-21369自帶的數(shù)字外設(shè)接口DPI（Digital Peripheral Interface）完成對(duì)LCD，UART，鍵盤的控制,如實(shí)現(xiàn)LCD液晶屏的人機(jī)交互等。

整體系統(tǒng)設(shè)計(jì)框圖如圖1。

2 系統(tǒng)硬件設(shè)計(jì)

2.1 DSP處理器的選擇

圖1 系統(tǒng)設(shè)計(jì)框圖

本系統(tǒng)選擇SHARC ADSP-21369做為DSP處理器，其主要優(yōu)勢(shì)在于：（1）內(nèi)核：時(shí)鐘頻率高達(dá)400 MHz，指令周期2.5ns，運(yùn)算能力2 400 MFLOPS，采用單指令多數(shù)據(jù)運(yùn)算方式，支持32 bit定點(diǎn)和32-/40 bit浮點(diǎn)運(yùn)算。（2）片上存儲(chǔ)器容量大，SRAM為2 Mbit，ROM為6 Mbit。（3）片上接口豐富： 數(shù)字外設(shè)接口包括2個(gè)SPI，2個(gè)UART，3個(gè)定時(shí)器，1個(gè)兩線I2C；數(shù)字應(yīng)用接口包括8個(gè)串行端口SPORT， S/PDIF Tx/Rx， 8通道異步采樣率轉(zhuǎn)換器 ASRC，4個(gè)精密時(shí)鐘發(fā)生器；16個(gè)PWM；1個(gè)TWI；32 bit SDRAM接口。

2.2 外部存儲(chǔ)器接口模塊設(shè)計(jì)

該模塊由同步存儲(chǔ)器接口和異步存儲(chǔ)器接口構(gòu)成，根據(jù)ADSP-21369硬件設(shè)計(jì)手冊(cè)，除SDRAM應(yīng)用同步存儲(chǔ)器接口設(shè)計(jì)外，其它均采用異步存儲(chǔ)器接口設(shè)計(jì)。考慮到實(shí)驗(yàn)教學(xué)需要，外部存儲(chǔ)器接口設(shè)有SDRAM、FLASH、ADC和DDS4種。

2.2.1 同步存儲(chǔ)器接口

同步存儲(chǔ)器的同步是指 Memory工作需要同步時(shí)鐘，內(nèi)部命令發(fā)送與數(shù)據(jù)傳輸都以該同步時(shí)鐘為基準(zhǔn)。

SDRAM采用同步存儲(chǔ)器接口。SDRAM（Synchronous Dynamic Random Access Memory）是同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器，動(dòng)態(tài)是指存儲(chǔ)陣列需要不斷的刷新保證數(shù)據(jù)不丟失，隨機(jī)是指數(shù)據(jù)不是線性依次存儲(chǔ)，而是自由指定地址進(jìn)行數(shù)據(jù)讀寫。所選型號(hào)為MT48LC4M32B2，因?yàn)樗俣容^快，價(jià)格便宜，存儲(chǔ)容量為128Mb (1M x 32-bit x 4 Banks)。它有4個(gè)Bank,塊地址線BA0，BA1；地址線12根，A0～A11，（行地址A0～A11，列地址A0～A7）；數(shù)據(jù)線32根，DQ0～DQ31。

外部存儲(chǔ)器SDRAM地址空間分配范圍如表1所示。

在這里選擇BANK2，相應(yīng)的則選擇MS2作片選（低有效）。32 bitSDRAM的地址必須從addr1開(kāi)始,因此將DSP的addr1和SDRAM的A0相連，DSP的SDA10必須和SDRAM的A10相連。

2.2.2 異步存儲(chǔ)器接口（Asynchronous Memory Interface, AMI）

表1 外部存儲(chǔ)器SDRAM地址空間

該部分由FLASH存儲(chǔ)接口、AD存儲(chǔ)接口、DDS存儲(chǔ)接口3部分組成，根據(jù)ADI提供的硬件設(shè)計(jì)手冊(cè)，其設(shè)計(jì)標(biāo)準(zhǔn)如下：

時(shí)鐘達(dá)到166 MHz,I/O口電壓為3.3 V。AMI在Bank1，Bank2，Bank3的外部存儲(chǔ)器中支持1 6 M的字，在Bank0的外部存儲(chǔ)器中支持12 M的字。讀寫需要花費(fèi)至少3個(gè)外圍時(shí)鐘周期來(lái)完成。外部存儲(chǔ)器非SDRAM存儲(chǔ)空間分配范圍如表2所示。

表2 外部存儲(chǔ)器非SDRAM存儲(chǔ)空間

（1）FLASH存儲(chǔ)

FLASH型號(hào)為AM29LV0819B，8Mb（1M*8bit），地址線20根，A0~A19；地址線8根，DQ0~DQ7。芯片主要性能如下：訪問(wèn)時(shí)間為80 ns；編程擦除電流為15 mA；讀操作時(shí)電流為7 mA。另外,它還可以作為DSP程序引導(dǎo)，根據(jù)21369芯片特性，MS1可用于FLASH boot模式中，因此選定MS1作為片選。

（2）AD采樣轉(zhuǎn)換電路

實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)必須通過(guò) A/D轉(zhuǎn)換將輸入的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，也可用于采集DDS信號(hào)，所選型號(hào)為MAX1322，2通道高速同步采樣并行接口14 bit模數(shù)轉(zhuǎn)換器。 ±5 V到±16.5 V的電壓容錯(cuò)范圍。選定MS0作為片選。

（3）DDS信號(hào)發(fā)生電路

該部分電路以單片集成DDS芯片AD9831為核心，包括3根地址線，16根數(shù)據(jù)線。該芯片集成包括相位累加器、正弦表和10 bitD/A轉(zhuǎn)換器，可實(shí)現(xiàn)信號(hào)的相位和頻率調(diào)制，其時(shí)鐘頻率最高可達(dá)25MHz。配合相應(yīng)算法可以發(fā)出單頻、FSK、PSK等多種規(guī)則信號(hào)和一些專用特殊信號(hào)。信號(hào)通過(guò)一個(gè)單運(yùn)放低通平滑濾波器電路輸出，該電路同時(shí)對(duì)AD9831起到保護(hù)作用。產(chǎn)生的信號(hào)可通過(guò)系統(tǒng)的DDS輸出端子輸出，也可通過(guò)跳線連接A/D輸入，成為一個(gè)信號(hào)發(fā)生器，即實(shí)驗(yàn)中無(wú)需再外接信號(hào)發(fā)生器。使用中應(yīng)注意DDS輸出不可短路。

在選定號(hào)各存儲(chǔ)器件后，需進(jìn)行外部存儲(chǔ)器的地址分配，本實(shí)驗(yàn)系統(tǒng)采用表3地址分配方式。

表3 外部存儲(chǔ)器地址分配表

2.3 數(shù)字應(yīng)用接口DAI

2.3.1 音頻模塊

選用多媒體數(shù)字信號(hào)編解碼器AD1835，它有4個(gè)立體聲數(shù)模轉(zhuǎn)換（DACs）做音頻輸出，一個(gè)立體聲模數(shù)轉(zhuǎn)換（ADCs）做音頻輸入。可實(shí)現(xiàn)所有通道中96 kHz采樣速率輸入輸出數(shù)據(jù)，其中一個(gè)DAC通道采樣速率可達(dá)192 kHz。

DSP處理器通過(guò)DAI接口和AD1835芯片相連。DAI引腳被配置成以時(shí)分復(fù)用（TDM）模式或2線接口模式（TWI），從AD1835傳輸串行數(shù)據(jù).AD1835的主輸入時(shí)鐘（MCLK）可以由板上12.288Mhz晶振產(chǎn)生，或者由DSP處理器上的DAI引腳提供，并通過(guò)開(kāi)關(guān)配置。

AD1835音頻通過(guò)開(kāi)關(guān)能被配置成主模式或從模式。在主模式下，音頻芯片驅(qū)動(dòng)串口時(shí)鐘和幀同步信號(hào)給DSP處理器。在從模式下，DSP處理器產(chǎn)生和驅(qū)動(dòng)所有的串口時(shí)鐘和幀同步信號(hào)。

2.3.2 S/PDIF數(shù)字音頻接口

ADSP-21369帶有S/PDIF (Sony/Philips Digital Ubterface)標(biāo)準(zhǔn)的串行接口，可實(shí)現(xiàn)各種音頻設(shè)備間的數(shù)字音頻數(shù)據(jù)傳輸。其最大優(yōu)勢(shì)是不需進(jìn)行模擬信號(hào)轉(zhuǎn)換就實(shí)現(xiàn)設(shè)備之間的數(shù)據(jù)傳輸。

SHARC處理器的S/PDIF發(fā)送器可以從任何串行輸入口接收數(shù)據(jù)。發(fā)送器的串行數(shù)據(jù)輸入字寬為16, 18, 20或24 bit，數(shù)據(jù)格式可以是左對(duì)齊，I2S或右對(duì)齊。S/PDIF發(fā)送器的串行數(shù)據(jù)，時(shí)鐘和幀同步輸入通過(guò)信號(hào)路由單元（SRU）指定路徑。

2.3.3 LED燈的控制

學(xué)生可以通過(guò)編寫實(shí)驗(yàn)程序，控制相應(yīng)的引腳實(shí)現(xiàn)對(duì)LED燈的狀態(tài)控制。

2.4 數(shù)字外設(shè)接口DPI

2.4.1 UART異步串行接口

ADSP-21369支持2個(gè)UART，本系統(tǒng)只用到UART0，通過(guò)芯片（型號(hào)為MAX3232）進(jìn)行電平轉(zhuǎn)換后與DB9（公口）串口相連。

UART使能開(kāi)關(guān)可以選擇是否連接DSP處理器DPI引腳的UART信號(hào)，當(dāng)開(kāi)關(guān)關(guān)閉時(shí)，其相關(guān)DPI信號(hào)可用于接口擴(kuò)展，增加系統(tǒng)的靈活性。

2.4.2 LCD顯示屏

SHARC處理器帶有2個(gè)符合工業(yè)標(biāo)準(zhǔn)的同步串行接口SPI，每個(gè)SPI有其對(duì)應(yīng)的寄存器配置，并支持與各種外設(shè)通信。本實(shí)驗(yàn)教學(xué)系統(tǒng)中，其SPI應(yīng)用于LCD顯示接口設(shè)計(jì)。

系統(tǒng)采用MzLH01-21864液晶顯示屏，為128x64點(diǎn)陣LCD顯示模組，自帶2種字號(hào)的一、二級(jí)漢字庫(kù)，基本繪圖 GUI 功能和2種字號(hào)的ASCII碼西文字庫(kù)。

模組上為串行 SPI接口，除電源和背光之外通訊僅需要連接從機(jī)選擇線（SS）、時(shí)鐘線（SCK）、數(shù)據(jù)線（SDA）及BUSY 線即可；接口簡(jiǎn)單、操作方便；與各種MCU均可進(jìn)行簡(jiǎn)單方便的接口操作。LCD顯示模塊電路如圖2。

圖2 LCD顯示模塊電路

2.4.3鍵盤

本實(shí)驗(yàn)系統(tǒng)采用4*4鍵盤，用于實(shí)驗(yàn)數(shù)據(jù)輸入。4*4鍵盤共有16個(gè)按鍵，排列成4行4列的矩陣形式的分布，I/O口連接每行和每列，用8個(gè)I/O口通過(guò)掃描方式實(shí)現(xiàn)對(duì)16個(gè)按鍵的識(shí)別，這種模式可有效節(jié)省I/O口資源。

2.5 JTAG接口模塊

接口可實(shí)現(xiàn)對(duì)實(shí)驗(yàn)教學(xué)系統(tǒng)的程序下載、硬件調(diào)試。本系統(tǒng)中采用14針JTAG接口設(shè)計(jì)方式。

3 結(jié)束語(yǔ)

本實(shí)驗(yàn)教學(xué)系統(tǒng)采用SHARC系列的ADSP-21369浮點(diǎn)處理器，擁有4種外部存儲(chǔ)器，DPI、DAI接口豐富，如LED、LCD、音頻、鍵盤、UART、S/PDIF等，與TI系列實(shí)驗(yàn)教學(xué)系統(tǒng)相比，可更好的滿足實(shí)驗(yàn)教學(xué)需要，能夠充分調(diào)動(dòng)學(xué)生的自主性，鍛煉實(shí)際動(dòng)手能力。該系統(tǒng)可作為實(shí)時(shí)DSP技術(shù)及浮點(diǎn)處理器應(yīng)用的教學(xué)試驗(yàn)平臺(tái)，也可作為鐵路軌道信號(hào)相關(guān)課題的研究平臺(tái)。

[1] 劉書明. ADI DSP應(yīng)用技術(shù)集錦[M] . 北京：電子工業(yè)出版社，2009.

[2] 馮小平，羅勇江，羅明. ADSP技術(shù)與應(yīng)用[M] . 北京：機(jī)械工業(yè)出版社，2007.

[3] 杜普選，馬慶龍. 實(shí)時(shí)DSP技術(shù)及浮點(diǎn)處理器的應(yīng)用[M] .北京：清華大學(xué)出版社及北京交通大學(xué)出版社，2007.