應對3DIC測試挑戰的ATE解決方案Advantest V93000準備就緒

ScottC hesnut，Bob Smith

(Advantest America)

3D芯片屬于多系統實體，其面臨的測試挑戰遠遠超過以往的單封裝系統（SiP）和/或系統級芯片（SOC）。只有重要的基礎設施都準備就緒，自動測試設備（ATE）才能在生產測試環境中取得成功。了解何謂真正的挑戰時，最好的方法是排除已經有解決方案的挑戰。

許多認識到的3DIC/TSV測試問題實際上已經有了解決方案。了解何種解決方案可以解決何種問題時，需要掌握測試儀特征和功能的相關專業知識。下文描述了Advantest V93000如何運用自身特征解決諸如此類的挑戰。

1 測試程序軟件維護—SmarTest程序管理器

隨著芯片上增添了越來越多的功能，它們成為系統級芯片，然后成為單封裝系統，并最終成為3DIC系統。見圖1所示。

圖1 芯片密度/復雜度的演變

對于3DIC裝置，會先后對芯片級和堆棧級進行一定級別的測試。可對這兩者采用相同測試程序的變化。這樣便可減輕芯片測試與組裝堆棧測試之間的相關負擔。正確維護這些程序變化將需要嚴格的程序版本控制。

負責各層性能的測試、產品和設計工程師團隊將會發現有必要進行合作。他們將會把目的是測試整個堆棧、已完工部分或單個裸晶層的大型主測試程序作為目標。

協同測試開發軟件包必須能夠記錄并檢驗群組間互動最小和/或通信錯誤的測試程序模塊。此外，它們還應當解決多平臺客戶因既定測試的知識產權源于基準數據、EDA工具、Verilog模擬和/或競爭性測試儀而產生的擔憂。

Advantest smarTest程序管理器具有簡化程序生成、版本控制、轉化、以及縮短測試時間等諸多功能，并且使獨立調試、修改、以及將變更重新整合到主測試流程中的許多工程師可以相互合作。SmarTest程序管理器非常適用于3DIC測試軟件的開發、集成和維護任務。見圖2。

圖2 SmarTest程序管理器促進協作程序開發。

2 并發測試和多端口

在過去，人們專注于通過同時評估裝置中的多個子組件來縮短測試時間。擁有單個時鐘域和原始同步軟件的舊測試儀很難做到這一點。

Advantest V93K使用128個獨立的時鐘域進行數字/模擬/RF測試。獨立的時鐘使V93K硬件和軟件的多端口和并發測試特征成為可能（見圖3）。這種粒狀資源控制使任務模式測試得以完成。目標應用中的測試覆蓋率有所提高。其效用在3DIC堆疊裝配測試中變得很明顯。假設可從各層頂端接近TSV墊片，則我們會看到如圖4、圖5、圖6所示的結合/積層過程。各層TSV的信號類型各不相同。CPU層與下一層不同，以此類推。使用并發測試和多端口時，主測試程序將使用配置不同的端口來滿足裝配和測試同時發生時的各層測試需求。

圖3 IC芯體的并發測試——將串聯測試變為并聯測試，使用并發測試框架和多端口可配置硬件。

圖4 第1步：測試儀資源集的端口A用于詢問第一堆棧層—中介片。

圖5 第2步：測試儀資源集的端口B用于詢問第二堆棧層-CPU。

圖6 第3步：測試儀資源集的端口C、D和E用于同時詢問含有數字、RF和模擬的第二堆棧層。

3 每個引腳時鐘域

Advantest的多端口可以使用所需的硬件分配粒度來測試離散的3DIC層以及各層內的芯體。另一個類似的特征是Advantest PS1600和PS9G數字引腳的每個引腳時鐘域功能。此功能使各層或其子功能可以運行于共計多達128個的異步時鐘域中，每個域均支持3ns的獨立周期。這將成為3DIC未來設計的要求。在堆棧層上整合多個IP芯體時需要多個時鐘頻率/域。隨著越來越多的堆棧層裝配在一起，任務模式設置和操作變得必要。針對3DIC測試的ATE需要支持靈活的多時鐘域儀器以及一個配套的多端口。

在圖7中，可將Advantest測試設備配置成能夠以其異步時鐘頻率操作單獨的各層。必須提供僅與周圍有很小關聯的點不同的時鐘頻率。需要多個頻率不同且自由運轉的時鐘。PCIexpress、PXI、SLIM bus等協議應當在數字硬件的不同部分同時運行，而不相關的RF/混合信號活動會自動進行。

4 每個引腳協議引擎

由于3D芯片的構建和測試，已將底層設計為與尚未存在的其他層通信。這種類型的通信將在任務模式下進行。在裝配其他層之前，測試儀必須作為“代理協議棧”。ATE必須執行剩余的尚未構建層的虛擬功能。這樣可以促進目標層及其下面各層的任務模式測試。協議感知使堆棧“認為”其正在與剩余層對話，即使尚沒有剩余層。執行協議感知的測試儀使測試儀可以作為堆棧剩余的尚未構建部分。

圖7 穿過3DIC芯片堆棧端口和IP芯體的多時鐘域

構建堆棧層時會產生物理挑戰。既定信號集的xy位置在各層都不相同。可能會在第2層（圖9）的位置F處發現在第1層（圖8）的拓撲位置A處發送/接收PCIE信號的墊片。這被稱為既定信號集的“空間平移”。

為了解決這一問題，在第2層上，可能需要位置A處的墊片來執行I2C協議而非PCIE。因此，各層都需要單獨的探針裝置，這意味著各層都需要單獨的探針卡。此外，V93000端口粒度考慮了數字引腳從一個端口到另一個端口的動態重新分配，因此這將作為一個特例處理。用于測試某一層上的I2C的探針卡引腳被重新配置為另一層上的PCIE。這是因為V93000支持每個引腳協議引擎。相同的引腳可在不同的時間測試各層相同探針引腳的相關協議。

圖8 正在位置A處測試PCIe端口。

圖9 第3層的位置A作為存儲接口測試。位置F現正在測試與第1層上相同的PCIe引腳——正從第3層的位置A處空間平移。

圖10 位置A測試I2C協議。位置F與功率管理相接，并且同時使用不同的通信協議以異步頻率測試。

如果空間平移將數字引腳移至RF或模擬信號，測試儀資源的功能會完全改變，這種解決方案就會變得無效。這需要將探針卡接線重新分配至不同的測試儀資源或本地繼電器執行。

應對這種問題更切實可行的解決方案是在目的為將既定類型的信號發送至已經分配測試儀資源的探針卡區域的兩層之間放置中介片。這樣，就不需要單獨的探針卡。

5 精密參數測試：硅穿孔（TSV）

TSV可生成新的裝置泄漏電阻和電容路徑，也可獲取來自周圍零部件的電子反饋信息。在所有供應商設計中，必須規劃并理解經過TSV的信號通路。每個這樣的路徑都會影響性能和功耗。將新的裸晶添加到堆棧上之前以及裝配堆棧之后，測量低泄漏電流可檢測有無缺陷（見圖11）。

制造工序中的精密測量能力是一個必要條件，因為裝置工序團隊將監控TSV直徑、高度和氧化膜厚度、以及信號和電源路徑。檢查成千上萬的TSV或者僅抽取關鍵的TSV便可證實其是不平凡的。

圖11 3D TSV過程電容、電阻和泄漏路徑

TSV和觸點凸塊的質量精密參數測量是3D制造取得成功的關鍵。以往的測試儀只是在精選的引腳上提供一定程度的精密參數測試能力。然而，如果沒有非常精確的參數測試解決方案，則會導致多遍測試。

Advantest微微安培計是一種精密的并聯DC測試解決方案，非常適用于解決該挑戰。它可對并聯的100個引腳進行毫微安培（nA）或微微安培（pA）測量以及精確的毫歐電阻測量。

圖12是Advantest微微安培計單個引腳的方塊圖。每100個引腳相同，并且可單獨編程。數字PPMU和精密pA參數測量可實現真正的一遍測試。這些pA通道均被路由至探針卡，使晶圓/裸晶測試所有關鍵的數字和精密參數測試能夠一遍通過。

圖12 Advantest 93000 pA測試儀的單通道方塊圖

此外，堆疊單個裸晶時，可能會因裸晶凸塊間距和/或信號空間平移造成機械失配。因此，裸晶堆疊期間，需要通過互連技術將這兩種物理上不同的設計緊急配合起來。使用中介片可提供解決這種設計問題的空間轉換機構。

6 精密參數測試：中介片

“中介片”一詞源于拉丁語interpōnere，表示“在……之間插入”。使用中介片可執行某層x/y位置處的信號向下一層信號的空間平移。中介片是使用導電路徑發送信號的“中間”層。見圖13。

圖13 簡化的中介片概念。來自底側的信號被發送至頂部不同位置。同側信號被發送至不同位置。

由于上述原因以及芯片設計者放棄了將信號發送至堆棧下一層/上一層所需的TSV x/y位置的責任，中介片將執行層內空間平移（以避免數字信號向RF信號的空間平移，并解決機械間距失配問題）（見圖14）。如果將既定類型的信號（RF、數字、混合信號）發送至預先分配的已經連接了測試儀資源的探針卡區域（圖15），則無需數字硬件（例如探查RF信號）。中介片將始終把信號重新發送至分配有所需測試儀資源的合適的探針卡矩陣區域。

但是使用中介片時產生了另一個要求：必須將信號發送至相應的探針卡位置以及堆棧中下一裸晶層所需的TSV位置。

圖14 實際的中介片執行*

這意味著中介片必須實現兩個目的：1）將信號發送至專用探針位置；2）將信號發送至下一層輸入/輸出TSV位置。圖15中所述的中介片設計必須更改為如圖16那樣。在這里，中介片的TSV輸入和輸出與探針點處于不同的位置。按照建議將探針點置于信號跡線上會產生新的但易處理的問題。第一個問題是如果外露，探針點可能會接觸到上一層的TSV。這個問題有許多解決方案可以解決，例如將探針點置于下一堆棧層的無活動位置。

圖15 使用中介片將既定類型的信號重新發送至預先確定的遵循測試儀資源分配規定的探針卡位置。這樣，進行生產測試時就無需使用其他探針卡。

接下來的一個問題是跡線路徑產生的反射短截線。這些短截線可產生影響探針點處信號完整性的反射。這可以通過被探查信號的頻率知識加以解決。假設短截線非常短（不到3mm）并且典型的RF傳輸頻率約為5 GHz，如果中介片的介電常數（Er）可以盡可能地選低一些，則這種反射的干擾可以忽略不計。數字信號固有的噪聲容限很大，如果對反射擾動的敏感性非常低，則也同樣適用于高速數字信號。見圖16。

圖16 含有位置不同于信號輸出/輸入的探針卡墊片的中介片跡線產生反射短截線。

無論中介片的最終設計如何，中介片上的導電跡線將由小的幾何結構組成，并且會嚴格對機械制造公差的限制。每個跡線的載流能力應當非常低-低得無法用標準ATE參數儀器測量。但是，必須加以監控，并且裝置必須100%有效且符合規格要求。這是因為會在不測試下方TSV觸點凸塊的情況下結合到裸晶層上。如果中介片有缺陷，整個堆棧就會無效。因此，將中介片裝配到3D堆棧上之前必須對其進行徹底的測試。

Advantest微微安培計能夠測量非常低的電流和電阻，再次成功應對了這個測試挑戰。因此，如果使用完全通過測試的中介片，便可解決空間平移與測試儀資源沖突的問題。中介片裝配到堆棧上后，將進行TSV信號路徑和凸塊的探查。由于此類信號被發送至含有與合適測試儀資源相連的探針的信號區，因此可實現與相應TSV的接觸。

7 結 論

雖然全球各地生產的3DIC TSV裝置非常少，但是如果突然驟增，測試工程師們會發現自己沒有可用的解決方案。這里講述了Advantest V93000的特征以及它們是如何解決3DIC TSV測試挑戰的。使用Advantest 93000測試系統可解決與軟件版本控制、多時鐘域、多端口和并發測試使用相關的問題。使用微微安培計對中介片和TSV信號完整性進行徹底的測試是一個必要條件，因為一旦裝配到堆棧上就無法全面測試。