基于VHDL的交通管理器設(shè)計(jì)

朱志平

(渭南師范學(xué)院物理與電氣工程學(xué)院，陜西渭南714000)

基于VHDL的交通管理器設(shè)計(jì)

朱志平

(渭南師范學(xué)院物理與電氣工程學(xué)院，陜西渭南714000)

通過(guò)設(shè)計(jì)實(shí)例，詳細(xì)說(shuō)明如何在實(shí)際設(shè)計(jì)中，應(yīng)用VHDL語(yǔ)言和原理圖設(shè)計(jì)方法來(lái)設(shè)計(jì)復(fù)雜的邏輯電路.根據(jù)VHDL的語(yǔ)法規(guī)則，對(duì)系統(tǒng)的邏輯行為進(jìn)行描述，然后通過(guò)綜合工具進(jìn)行電路結(jié)構(gòu)的綜合、編譯、優(yōu)化，利用波形仿真工具，可在短時(shí)間內(nèi)設(shè)計(jì)出高效、穩(wěn)定、符合設(shè)計(jì)要求的電路，具有傳統(tǒng)邏輯設(shè)計(jì)方法所無(wú)法比擬的優(yōu)越性.

交通管理器;VHDL;控制器;定時(shí)器

交通管理器是整個(gè)交通運(yùn)輸監(jiān)管系統(tǒng)極為重要的組成部分，對(duì)于保證交通運(yùn)輸?shù)陌踩\(yùn)行，維持交通運(yùn)輸?shù)捻槙称鸬搅酥匾饔?目前基于VHDL語(yǔ)言的各種系統(tǒng)設(shè)計(jì)很多，但它們大多都是框架性設(shè)計(jì)，不涉及具體的過(guò)程和程序［1－3］.本文通過(guò)十字路口交通管理器的設(shè)計(jì)實(shí)例，詳細(xì)說(shuō)明如何在實(shí)際應(yīng)用中，在Alter Quartus II環(huán)境下，應(yīng)用VHDL語(yǔ)言和原理圖設(shè)計(jì)方法來(lái)設(shè)計(jì)復(fù)雜的邏輯電路［4－5］.

1 交通管理器的功能

交通管理器控制十字路口甲、乙兩道的紅、黃、綠三色燈，指揮車輛和行人安全通行.交通管理器示意圖如圖 1 所示.圖 1 中，R1、Y1、G1是甲道紅、黃、綠燈;R2、Y2、G2是乙道紅、黃、綠燈.

圖1 十字口交通管理器示意圖

該交通管理器由控制器和受其控制的3個(gè)定時(shí)器以及6個(gè)交通管理燈組成.圖中3個(gè)定時(shí)器分別確定甲道和乙道通行時(shí)間t3、t1以及公共的停車(黃燈亮)時(shí)間t2.這3個(gè)定時(shí)器采用以秒信號(hào)為時(shí)鐘的計(jì)數(shù)器來(lái)實(shí)現(xiàn)，C1、C2和C3分別是這些定時(shí)器的工作使能信號(hào)，即當(dāng)C1、C2或C3為1時(shí)，相應(yīng)的定時(shí)器開(kāi)始計(jì)數(shù)，W1、W2和W3為定時(shí)計(jì)數(shù)器的指示信號(hào)，計(jì)數(shù)器在計(jì)數(shù)過(guò)程中，相應(yīng)的指示信號(hào)為0，計(jì)數(shù)結(jié)束時(shí)為1.

2 交通管理器的狀態(tài)及設(shè)計(jì)流程

根據(jù)交通管理器要實(shí)現(xiàn)的功能，考慮用狀態(tài)機(jī)來(lái)控制甲道和乙道2個(gè)方向的6盞燈.首先設(shè)甲道禁止乙道通行，這時(shí) R1=1，C1=1，G2=1，稱它為 s00態(tài)，簡(jiǎn)寫(xiě) S0.隨后是甲道禁止乙道停車，R1=1，C2=1，Y2=1，稱它為s01態(tài)，簡(jiǎn)寫(xiě)S1.接著是甲道通行乙道禁止，G1=1，C3=1，R2=1，稱它為s11態(tài)，簡(jiǎn)寫(xiě)S2.最后便是甲道停車乙道禁止，Y1=1，C2=1，R2=1，稱它為s10態(tài)，簡(jiǎn)寫(xiě)S3.當(dāng)s10態(tài)運(yùn)行完畢以后便返回到s00態(tài)，這樣周而復(fù)始地運(yùn)行，輪流控制6盞交通燈.其狀態(tài)圖如圖2所示.

根據(jù)狀態(tài)圖就可得出交通管理器的設(shè)計(jì)流程圖，如圖3所示.

圖2 狀態(tài)圖

3 交通管理器的設(shè)計(jì)

本設(shè)計(jì)采用層次描述方式，也采用原理圖輸入和文本輸入混合方式建立描述文件，這和現(xiàn)在大多數(shù)只用文本描述方式不同［1－5］，整個(gè)設(shè)計(jì)過(guò)程較為清晰.圖4是交通管理器頂層圖形輸入文件，它用原理圖形式表明系統(tǒng)的組成，即系統(tǒng)由控制器和3個(gè)定時(shí)計(jì)數(shù)器組成，3個(gè)定時(shí)計(jì)數(shù)器的模分別為26、5和30.

在頂層圖形文件中的各模塊，其功能用第二層次VHDL源文件描述.

圖3 交通管理器工作流程圖

圖4 交通管理器頂層圖形文件

3.1 控制器的邏輯描述

控制器是整個(gè)交通管理器的核心部件，控制三個(gè)定時(shí)器相互配合工作，保證交通安全暢通無(wú)阻運(yùn)行的關(guān)鍵所在.它的邏輯描述如下:

3.2 定時(shí)器邏輯描述

在交通管理器中有三個(gè)定時(shí)器，每個(gè)定時(shí)器定時(shí)各不相同，但就其邏輯描述而言，是完全相同的［6－8］.下面以30秒定時(shí)計(jì)數(shù)器的邏輯描述為例作以說(shuō)明.

編譯器將頂層圖形輸入文件和第二層次功能塊VHDL輸入文件相結(jié)合并編譯，即可產(chǎn)生交通管理器的目標(biāo)文件.

4 波形仿真

圖5 交通管理器仿真波形

交通管理器的仿真波形如圖5所示.從圖中可以看出，首先是甲道禁止(R1為高電平)，乙道通行(G2為高電平);經(jīng)過(guò)30秒后，轉(zhuǎn)換成甲道禁止(R1為高電平)，乙道停車(Y2為高電平);經(jīng)過(guò)5秒后，轉(zhuǎn)換成甲道通行(G1為高電平)，乙道禁止(R2為高電平);經(jīng)過(guò)26秒后，轉(zhuǎn)換成甲道停車(Y1為高電平)，乙道禁止(R2為高電平);再經(jīng)過(guò)5秒，再次轉(zhuǎn)換成甲道禁止(R1為高電平)，乙道通行(G2為高電平)狀態(tài)，完成了一個(gè)工作循環(huán).從圖中可以看出，設(shè)計(jì)達(dá)到了預(yù)定的要求.

5 結(jié)束語(yǔ)

通過(guò)設(shè)計(jì)實(shí)例，在Alter Quartus II環(huán)境下，用VHDL語(yǔ)言和原理圖實(shí)現(xiàn)交通管理器的復(fù)雜電路.根據(jù)VHDL的語(yǔ)法規(guī)則，對(duì)系統(tǒng)的邏輯行為進(jìn)行描述，然后通過(guò)綜合工具進(jìn)行電路結(jié)構(gòu)的綜合、編譯、優(yōu)化，利用波形仿真工具，可在短時(shí)間內(nèi)設(shè)計(jì)出高效、穩(wěn)定、符合設(shè)計(jì)要求的電路.這種設(shè)計(jì)方法使設(shè)計(jì)人員擺脫了電路細(xì)節(jié)的束縛，效率高、可靠性好、成本低，具有傳統(tǒng)邏輯設(shè)計(jì)方法所無(wú)法比擬的優(yōu)越性.

［1］林建華.基于VHDL語(yǔ)言的交通燈管理系統(tǒng)的設(shè)計(jì)［J］.儀器儀表用戶，2011，(3):11.

［2］萬(wàn)軍華，劉瑞通.基于VHDL的多功能數(shù)字鬧鐘設(shè)計(jì)［J］.湖南理工學(xué)院學(xué)報(bào)，2011，(1):67－71.

［3］江翠云.基于CPLD和VHDL的數(shù)字鐘的設(shè)計(jì)［J］.硅谷，2010，(2):17.

［4］潘松，黃繼業(yè).EDA 技術(shù)實(shí)用教程［M］.北京:科學(xué)出版社，2006.

［5］李洋.EDA 技術(shù)實(shí)用教程［M］.北京:機(jī)械工業(yè)出版社，2009.201－210.

［6］李春雨，高原.基于VHDL狀態(tài)機(jī)的交通燈控制器設(shè)計(jì)［J］.山西電子(技術(shù))，2010，(1):54－56.

［7］李曉敏，田熙燕.基于VHDL語(yǔ)言的數(shù)字時(shí)鐘設(shè)計(jì)［J］.電子設(shè)計(jì)工程，2011，(13):30－32.

［8］劉小，李鵬程，余子威.基于VHDL的99小時(shí)定時(shí)器設(shè)計(jì)及實(shí)現(xiàn)［J］.電子元器件應(yīng)用，2010，(3):42－44.

Design of Traffic Light Control System Based on VHDL

ZHU Zhi-ping
(School of Physics and Electrical Engineering，Weinan Normal University，Weinan 714000，China)

With the design example，how to apply VHDL language and principle diagram to design complex logic circuit in the actual design is detailedly explained.According to VHDL grammar rules，the system logic behavior is described，and then the integrated circuit structure is synthesized，compiled and optimized by comprehensive tools.Through using waveform simulation tools，the efficient，stable，comply with the requirements of the circuit can be designed in a short time and this is traditional logical design method incomparable advantages.

traffic light control system;VHDL;controller;timer

TP312

A

1009—5128(2012)06—0024—05

2012—03—12

陜西省軍民融合研究基金項(xiàng)目(11JMR07);渭南師范學(xué)院科研計(jì)劃項(xiàng)目(10YKF012)

朱志平(1959—)，男，陜西武功人，渭南師范學(xué)院物理與電氣工程學(xué)院副教授.研究方向:電子電氣工程.

【責(zé)任編輯 牛懷崗】