低功耗低成本數字時鐘的設計與制作

廣東松山職業技術學院電氣工程系 張智軍

黃石理工學院 梅軍進

1.數字時鐘電路的功能說明

設計制作一款由4000系列CMOS門電路芯片構成的“高精度低功耗低成本數字時鐘”，由于4000系列CMOS門電路芯片具有零靜態功耗和電源電壓范圍寬（3～15V）、輸出電壓可以達到全擺幅、輸入端幾乎不取電流、抗干擾能力強、價格低廉等優點，所以可使整機元器件成本降低到15元以下，采用動態顯示、亮度自動控制等節電工作方式，耗電量僅為常規靜態顯示模式的1.8%，24小時計時誤差小于0.5秒。其電路原理框圖如圖1所示。由圖1知，電路由1HZ脈沖產生電路，60分頻的“秒/分”計數電路、12分頻的“小時”計數電路，譯碼驅動顯示電路，時間校準電路，“時、分、秒”循環顯示控制及夜間工作在節電模式時的亮度自動控制電路等6部分組成。

圖1 數字時鐘電路原理框圖

2.主要元器件的選擇

2.1 十進制加計數器/7段譯碼器CD4033芯片

十進制加計數器/7段譯碼器CD4033芯片的引腳圖及其十進制計數功能表分別如圖2（a）、（b所示。由圖2（a）知，CD4033為DIP16封裝。該芯片常用于十進制計數，計數狀態同時可作為譯碼輸出。各引腳功能是：CP為時鐘信號輸入端，上升沿觸發；使能端INH=0時，允許計數，INH=1時，禁止計數；R為加計數清零端，高電平有效。RBI、RBO分別為串行消零輸入端和串行消零輸出端。當計數器計數到零時，若RBI=0，顯示器消隱零，并由RBO輸出一個時鐘周期的負脈沖；若RBI=1，則顯示器顯示零，RBO為高電平。LT為燈測試端，LT=1時，筆劃全亮（高電平有效）。

圖2 十進制加計數器/7段譯碼器CD4033

2.2 雙BCD同步加計數器CD4518芯片

雙BCD同步加計數器CD4518芯片的引腳圖及其輸出端波形圖分別如圖3(a)、(b)所示[1]。從圖3(a)知，CD4518為DIP16封裝。芯片常用于多級同步計數、多級串行計數和同步分頻器，其內部包含兩個相互獨立的計數器單元，各引腳功能是：CP1、CP2為時鐘信號輸入端，上升沿觸發，當EN1、EN2為高電平時有效；EN1、EN2為時鐘信號輸入端，下降沿觸發，當CP1、CP2端低電平時有效；Q1A～Q4A、Q1B～Q4B為計數器輸出端，2組8個，為二—十進制計數器；R1、R2為加計數清零端，高電平有效。從圖3(b)知，“分”的進位信號脈沖信號送到“小時”IC6(CC4518)的個位計數器的CP端，個位計數器便對CP信號計數，計1次為1小時。當計數到10小時時，QD(即Q3)在CP的作用下產生正跳變沿，由于“QD的上升沿是不能作向十位進位的脈沖的，只有其下降沿才是滿十進一的進位信號?！币虼苏_的接法是：將個位上的Q3(即QD)接‘十位’上的EN端(即使能端)，‘十位’上的CP接GND(地)，而個位的CP端或CT端接分計數器的“滿60分進一”信號均可。

圖3 雙BCD同步加計數器CD4518

2.3 14位二進制計數器CC4060芯片

14位二進制計數器CC4060的引腳圖及其構成的1HZ脈沖產生電路分別如圖4(a)、(b)

圖5 數字時鐘整機電路原理圖

所示。從圖4(a)知，CC4060為DIP16封裝。芯片常用于組成從÷24到214的計數、分頻、定時和時間延遲電路等，內含時鐘形成電路，外接不同元件可組成石英振蕩器、RC振蕩器、斯密特電路等。各引腳功能是：CP為時鐘信號輸入端，下降沿觸發；CR為加計數清零端，高電平有效；Q4～Q14為計數器輸出端。1HZ脈沖產生電路如圖4（b）所示，它是由32768HZ的石英晶體XT、微調電容與反相器等元件組成。圖中門G1、門G2是CC4060芯片內的反相器，門G1用于振蕩，門G2用于脈沖沖整形，10MΩ反饋電阻R14的作用是為反相器提供偏置，使其工作在放大狀態。反饋電阻R14的阻值若選得太大，會使放大器偏置不穩定甚至不能正常工作；R14的阻值太小又會使反饋網絡負擔加重。圖中C1是頻率微調電容，一般取2～22PF。C2是溫度特性校正電容，一般取20～50PF。電容C1、C2和石英晶體構成π型網絡，以控制振蕩頻率，并使輸出輸入移相180o。石英晶體振蕩器的振蕩頻率穩定，輸出波形近似正弦波，可以運用反相器G2整形得到矩形脈沖輸出。石英晶體振蕩器產生標準的32768高頻率脈沖，經IC2（CC4060）組成的14級2分頻和IC3A（CD4518）組成的一級2分頻后可得到高準確度的1HZ的“秒”脈沖信號。

3.數字時鐘電路的設計

數字時鐘整機電路圖如圖5所示，電路中的振蕩器XT為目前多數石英晶體電子表中使用的頻率為215=32768HZ的石英晶體，經IC2(CC4060)組成的14級2分頻和IC3A(CD4518)組成的一級2分頻后可得到1HZ的“秒”脈沖信號，它具有特別高的精度，誤差為±5ppm，24小時計時誤差小于0.5秒鐘。60進制的“秒”和”分”計數、譯碼、鎖存、驅動及顯示電路分別由IC11(CD4033)、IC10(CD4033)、IC4A(CD4518)、IC5A(1/4CD4081)、數碼管DS5、DS6和IC8(CD4033)、IC9(CD4033)、IC4B(CD4518)、IC5B(1/4CD4081)、數碼管DS3、DS4構成。12進制的“小時”計數、譯碼、鎖存、驅動及顯示電路由IC6(CD4033)、IC7(CD4033)、IC1(CD4518)、IC5C(1/4CD4081)和數碼管DS1、DS2構成。

3.1 數碼管低功耗循環顯示模式控制電路的設計

IC3B（CD4518）接收由IC2的Q10端輸出的32HZ脈沖信號(T≈0.03秒)，當t=1T時，其Q3Q2Q1=001，經R7使Q1(9013)管導通，DS1、DS2管顯示；同理當t=2T和t=3T時，依次使DS3、DS44管和DS5、DS6管顯示。通常數碼管采用靜態驅動方式時每個段碼的驅動電流為10～15mA，按照每個數碼管顯示數字時平均為5個段碼計算，則每個數碼管的驅動電流為50～75mA，6個數碼管同時顯示需要300～450 mA的驅動電流，所以市場上的LED數字鐘一般采用交流供電方式。本設計在任一時刻只有2個數碼管顯示，可使6個數碼管循環顯示的供電電流降低到原來靜態顯示模式的1/3，即為100～150 mA的水平。

圖4 CC4060引腳圖與1HZ脈沖產生電路

光敏電阻R1～R6分別為數碼管DS1～DS6夜間工作在節電模式時的亮度自動控制電路。光敏電阻可選用MG41-22或MG45-12、或5606、6106型(亮電阻≤2KΩ，暗電阻≥900KΩ)。每只數碼管的公共端第3(8)腳通過一光敏電阻串聯晶體開關管9013接地。當夜晚室內光線較暗時，數碼管自動降低亮度。數碼管DS1～DS6采用超高亮度的數碼管5011型，這種LED數碼管耗電為普通數碼管的十分之一，每個段碼的驅動電流僅為1mA，就可以發出普通數碼管20mA工作電流時相同的亮度。當其工作電流達20mA時，發出光亮足以保證在室外陽光下正常顯示。該控制電路可使數碼管顯示的供電電流降低到原來的1/30，即為10～15 mA的水平。開關管Q1～Q3選用9013（40V、0.5A、0.625W、低頻）可滿足控制兩個數碼管陰極電流通斷的要求。本設計還充分利用芯片CD4033的“零”數字消隱功能，即當十位數字為零時，該數碼管不亮。例如，當時間為9時8分5秒，不是顯示“09”時“08”分“05”秒，而是顯示“9”時“8”分“5”秒，該設計方案可使數碼管顯示的供電電流降低到原來的1.8%，即為5～9 mA的水平，可大大降低電源的能耗。

3.2 手動時間校準電路的設計

如圖5所示，S1和S2分別為“小時”與“分”的手動校準電路。S1(或S2)按動一次，IC7(或IC9)就加1計數一次。濾波電路C3、R10和C4、R13分別用來吸收S1和S2動作時產生的電壓抖動。二極管D1、D2分別為“小時”與“分”校準電路與相鄰下一級計數器“清零”端R之間的單向隔離元件。R11、R12為手動校準電路的限流電阻。

圖6 低成本低功耗的實用數字時鐘印制電路板圖

4.電路板的安裝與測試

數字時鐘單面印制電路板(PCB)圖如圖6所示。為了便于觀察，電路有6位數碼管安裝在CD4033的上方，分別顯示0～11小時、0～59分和0～59秒鐘，且數碼管與驅動電路CD4033的連線盡可能地短。根據本設計的特點，宜采用“安裝完畢一個單元電路，就測試該單元電路，經測試合格后，再安裝下一個單元電路”的方法。

其安裝測試順序是：

(1)1HZ脈沖信號的產生電路，運用邏輯筆測試芯片IC3A的Q0端的“1HZ”的脈沖輸出信號；

(2)“秒鐘”計數/譯碼/顯示電路，顯示0秒鐘～59秒鐘，運用邏輯筆測試芯片IC5A第3腳的“滿60秒進一”的進位脈沖輸出信號；

(3)“分”鐘計數/譯碼/顯示電路，顯示0分鐘～59分鐘，運用邏輯筆測試芯片IC5B第4腳的“滿60分進一”的進位脈沖輸出信號；

(4)“小時”計數/譯碼/顯示電路，顯示0小時～11小時，運用邏輯筆測試芯片IC5C第10腳的“清零”脈沖輸出信號；

(5)分別按動開關S1、S2，測試時間校準電路的功能及可靠性；

(6)用厚紙片遮蔽光敏電阻的上方，觀測數碼管亮度顯示接受控制前后的響應情況。

6個單元電路組裝合格后，電路可以正常顯示12小時內的任一時間；可以校準當前時間；一晝夜24小時的計時誤差小于0.5秒；在用3～15V范圍內電源供電時，測量整機的最大工作電流（取1.5倍裕量）小于15mA。

[1]梅開鄉.數字電子技術(第3版)[M].北京:電子工業出版社,2011.10.