摘 要:高速信號發生器是用來提供測量所需的各種波形信號的電子儀器。針對當前市場上流行高性能信號發生器價格昂貴、性價比低的特點,本設計采用FPGA作為核心器件和DDS技術的高速高精度寬頻正弦信號發生裝置,通過Quartus II軟件和VHDL語言在FPGA上設計出基于DDS技術的IP軟核,并運用基于Nios II嵌入式處理器的SOPC技術實現對DDS IP核的控制,用以產生高速高精度寬頻正弦信號,該信號發生器頻率可調范圍可達1Hz~40MHz,并且可實現1Hz的最小步進頻率,同時還具有二進制PSK調制與ASK調制、調頻、調幅等功能。最終實驗表明該正弦信號發生器滿足原定技術指標,實現了高精度寬頻的技術要求,同時具有可靠性高、通用性好、集成度高和體積小、成本低等特點,有廣泛的應用前景。
關鍵詞:信號發生器;DDS技術;FPGA;SOPC技術
1 引言
信號發生器是指產生所需參數的電測試信號的儀器,被廣泛應用于生產實踐和科技領域中。信號發生器的重要應用之一就是實驗并檢測信號通信與電子電路等。從上世紀20年代出現信號發生器至今,基于技術而言,其主要發展歷程可分為如下幾個階段,即模擬式信號發生器階段、數字式信號發生器階段以及虛擬信號發生器階段。本課題來源于高校數字電子實驗室數字信號源的性能改進。針對實驗教學要求數字信號源具有通用性和普適性的特點,本文設計了基于Nios II軟核處理器的正弦信號發生裝置,該裝置頻率可調、頻帶寬、精度滿足實驗需求且價格低廉便于實驗室大批量采購。
2 信號發生器設計方案
本系統主要實現調節波形信號頻率、顯示信號頻率以及控制波形信號強度等功能。
設計方案的優點如下:第一、系統設計把所需的外圍電路與處理器一同集中于一塊芯片,不必再運用專用芯片,這在很大程度上縮小了系統體積,使系統規模更為簡單;第二、基于PC機平臺算法與C語言程序可以迅速有效地移植于Nios處理器;第三、若外圍電路固定,運用更新算法、重新設計FPGA的內部電路便能在很大程度上提高系統的功能;第四、通過FPGA使片上可編程系統SOPC得以實現;第五、具有更靈活、集成度更高等優點。
3 硬件設計
本文研究中硬件主要牽涉到DDS生成、NiosII核心設計、調制模塊設計、I/O設計。調制模塊中包含AM、FM、ASK、PSK等模塊設計。
3) ASK設計。ASK主要通過以下兩種方法來實現,一是乘法器實現法,二是鍵控法,本論文通過鍵控法來實現。鍵控法的典型應用是通過電開關鍵來對載波振蕩器的輸出進行控制,并以此來實現。
4) PSK設計。通過數字信號來調制載波相位叫做相移鍵控,其通過數字基帶信號來對載波相位進行控制,從而使載波相位出現跳變。
4 仿真測試與測試結果分析
仿真環境采用Quartus II軟件
4.1 DDS正弦信號測試與測試結果分析
4.2 調制信號測試與測試結果分析
調出幅度為6V、頻率為1KHz的正弦波;在調好載波頻率,假設頻率為10MHz,掃描時間設為:50ms;調幅循環調制(調制度Ma在10%~100%之間變化);圖4-5是測試后截取到的AM波形。
應通過頻譜分析儀來對FM調制信號進行測試,測試所得的1MHz模擬調頻信號載波,10KHz頻偏的頻譜圖如圖4-6所示。
4.3 性能分析討論
5 結論
基于FPGA的正弦信號發生器是目前的主流形勢。本文通過模塊化設計硬件,通過VHDL語言對形成正弦信號的DDS進行了設計,并把其封裝為IP核;通過基于NiosII嵌入式處理器的SOPC技術來控制DDS IP核。在該平臺上基本實現了預期目標,所設計的系統可輸出正弦信號的頻率為1Hz~40MHz、最小步進頻率為1Hz;另外還可具有調頻與調幅功能、二進制PSK功能以及二進制ASK調制功能等。
參考文獻
[1]褚振勇,齊亮,田紅心,高楷娟.FPGA設計與應用[M],西安:西安電子科技大學出版社,2006.
[2]赫建國, 倪德克. 基于 NiosII 內核的 FPGA 電路系統設計[M]. 北京: 電子工業出版社, 2010: 72-73.
[3]郭書軍, 謝定華. 基于SOPC的DDS信號源的實現[J]. 電視技術, 2005(5):69-71.
[4]PACS-L: The public-access compter system[EB/OL]. Beijing. China:baidu,1999[2011-01-06]. http://baike.baidu.com/view/3079212.htm
[5]周立功. SOPC 嵌入式系統實驗教程(一) [M]. 北京: 北京航空航天大學出版社, 2006: 76-77.
[6]李金晶,蔡雪君,劉杰.基于軟核Nios的寬譜正弦信號發生器設計[J],大學生競賽論文.P1-20.
作者簡介:潘曉峰(1982-),男,碩士,主要研究領域為自動化控制。