移動終端管控系統基帶板卡硬件設計與實現

王 寧，田增山，劉 宇，施華雷

(重慶郵電大學 光纖通信技術研究所，重慶400065)

到目前為止，移動通信已經歷了100多年的歷史，從模擬蜂窩移動通信系統轉向數字蜂窩移動通信系統;其業務由傳統的電話通信發展為多媒體業務通信［1］。而移動電話是移動通信系統衍生的產物，作為當今社會主流的通信工具，它給人們生活帶來方便的同時也存在著很多安全方面的隱患。例如:成為新的不安全因素，給生命、財產、生產安全帶來隱患;成為新的泄密渠道，對信息安全構成威脅等。對于移動電話帶來的種種問題，目前對其管控的手段主要依靠國家保密工作部門出臺的一系列規定限制涉密場所移動終端的使用規定，要使這些規定有效執行，必須輔之一定的技術防護措施［2］。移動終端管控系統作為移動終端管理技術防護措施之一，它包含射頻接收機、基帶處理、上位機顯示等幾個部分。其中，基帶處理又分為基帶處理算法實現和基帶處理硬件系統兩大部分，基帶處理硬件系統的設計和實現對基帶處理、乃至整個移動終端管控系統的實現有著不可或缺的重要性和必要性。對于本系統，難點主要表現在基帶算法復雜度高，運算量較大，數據吞吐量大;對基帶處理的正確性和實時性要求較高。對于這些難點，除了基帶算法本身的優化處理外，也可以從硬件角度出發，通過提高基帶處理硬件平臺的處理速度和實時性來提升整個系統的性能。介于基帶處理硬件系統的重要性，故在其設計上需要特別的注意，否則會對移動終端管控系統的整體實現造成瓶頸，達不到管控的效果。

由此可見，基帶處理硬件平臺是移動終端管控系統的一個重要組成部，設計出一種滿足基帶處理功能需求的高性能硬件平臺，對整個移動終端管控系統的可行性具有重要意義。本文針對移動終端管控系統硬件基帶板設計，而基帶處理板的功能就是為系統提供基帶算法處理的平臺，配合算法完成對移動終端上/下行信號解析，完成阻斷信令構造，完成數據接收、發送;完成軟件控制、任務調度和上位機通信等功能;完成移動終端管控系統基帶處理的整體目標任務。

1 系統總體架構框圖

基帶處理板的硬件平臺是移動終端管控系統的基礎，其重要性無須多言。經過認真分析系統的功能需求，查閱國內外相關文獻，比對各種基帶處理方案的優缺點，本系統最終的硬件設計采用多通道FPGA+DSP+ARM的高端組合架構，并合理利用各處理器的優點，相互配合完成各個功能模塊的工作。

圖1為本設計的框圖架構。本系統總體架構以ARM為主控單元，實現對3個基帶處理通道任務的調度;同時由ARM通過以太網接口連接上位機，建立人機友好界面與基帶處理板聯系，實現上位機的控制任務［3］。設計中采用2片FPGA完成對射頻前端的接收和發送任務，FPGA硬件電路有很強的并行處理能力，可以做預處理，比如基帶處理中的導頻信號搜索，需要大數據量，快速處理完成，但是其算法運算架構比較簡單，主要是同步相關運算，FFT運算;故利用FPGA處理比DSP實現更快，更合適。而DSP能進一步完成FPGA預處理后的基帶數據解析。系統中采用兩收一發3片高主頻的DSP芯片，其讀寫指令周期短，運算速度更快，能夠提高系統的實時性。

圖1 系統總體架構圖

2 系統設計需求

移動終端管控基帶處理板，是針對移動移動終端基帶信號實時處理的硬件系統。系統的基帶處理按照其功能按照信號類型上大體分為3類:第1類是對移動終端上行信號實時解析;第2類是對移動終端下行信號實時解析;第3類是基帶信號消息構造，發送阻斷信令，對移動終端實時管控。

2.1 功能需求

根據系統設計需求，功能需要可以分為以下幾個部分:

1)完成對射頻前端數據正確、實時接收工作;

2)具有高速基帶信號做預處理的功能;

3)在特定算法下利用DSP硬件條件，完成預處理后的數據解析工作;

4)實現在特定DSP硬件中完成消息構造，且構造的消息實時發送至射頻前端的功能;

5)具備兩個通道接收上下行信號，一個通道發送下行信號功能;

6)實現基帶板與上位機數據的雙向、實時通信的功能。

2.2 技術需求

1)基帶處理板構造特定阻斷信令的時間小于2 ms。

2)基帶處理板解讀上行信道的時間小于3 ms。

3)基帶處理板解讀下行信道基站配置信息的時間小于4 ms。

4)構造阻斷信令到信令發送完成的時間小于5 ms。

5)射頻與基帶接口交互采用SMA射頻接口和4個30芯的歐品連接器;基帶處理板與上位機接口采用標準10/100 Mbit/s自適應以太網接口。

3 硬件電路設計

針對圖1中的系統硬件框架，電路設計的基本要求是滿足各個模塊的功能，同時還必須考慮器件的選型、成本和硬件系統的穩定性和可靠性。

3.1 FPGA前端數據處理接口設計

FPGA是基帶板和射頻中頻前端連接的橋梁，是接收、發送數據和發送控制信息的直接接收者和發送者。通過圖1可以知道系統中通道1和通道2共享1個FPGA硬件資源，這兩個通道均是接收射頻/中頻數據，從同一個12 bit寬的I/O口進入FPGA，再通過控制信號將兩路數據分開。基帶板和射頻中頻板之間的連接由一個30 cm長的傳輸電纜線，這樣會造成信號衰減，送入到終端時驅動能力就不夠;解決這個問題可以通過驅動芯片改善，本設計選用的驅動芯片是74LVC164245。相關接口的原理圖如圖2所示。

圖2 基帶與射頻中頻接口原理圖

3.2 DSP系統接口電路

基帶板卡中最為重要的核心器件是DSP處理器，本文選用TMS320C6416型號的DSP，主頻600 MHz，接口操作時鐘133 MHz，該處理器的運算速度達到4 800 MInstruction/s(兆指令/秒)，且內部二級緩存空間達到1 Mbyte［4］。

TMS320C6416與FPGA的連接主要體現在數據傳輸和控制上，包含了DSP連接到FPGA的引腳。DSP利用其EMIFA接口實現對FPGA的無縫連接，EMIFA接口屬于高速接口，實際上，C6416的EMIFA的數據接口共有64 bit寬，但是本方案只使用了其中的16 bit。

除了FPGA和DSP之間有數據傳輸外，還有其他的信息需要傳輸，這里設計采用SPI(Serial Peripheral Interface，串行外圍接口)接口實現。它們之間通信連接如圖3所示。

3.3 ARM接口電路

圖3 FPGA與DSP接口模塊原理圖

系統中ARM實現整個系統的任務調度，一方面接收上位機下發的控制信號，另一方面又將3個通道的消息實時傳送給上位機。可統計，選用的ARM必須擁有:3個SPI(Serial Peripheral Interface)接口用于和DSP通信;3個串口，其中2個用于和FPGA通信，另外1個用于調試口;1個網口用于和上位機通信;以及多個GPIO口、中斷口等。基于以上對ARM性能的要求，本方案選擇TI公司推出的處理器OMAP3530，該處理器的MPU(Microprocessor Unit)系統內核采用ARM Cortex-A8，是一款基于ARMv7架構的應用處理器，主頻高達為720 MHz，功耗低于300 mW，性能高達2 000 MInstruction/s［5］。嵌入式系統使用的是瑞爾泰科技有限公司(ICE-TEK)OMAP3530MiniBoard，其具有較為完備的通用硬件接口，可以連接市場上通用的計算機設備，且支持Linux操作系統［6］。

不同于DSP和FPGA單向通信接口的設計，系統中ARM與DSP的通信需要實現SPI模式的主從雙向傳輸。而DSP沒有專用的SPI接口，利用其MCBSP(Multichannel Buffered Serial Port)來設計SPI。在其傳輸中，將ARM設置為主模式，DSP設置為從模式，傳輸只能由主器件發起;如果傳輸需要被動發起時，需要對傳輸的方式進行改進，即除了圖4所示的4根信號線外，ARM和DSP之間還需要增加一根中斷信號線GPIO。

圖4 ARM與DSP、FPGA、PC接口模塊原理圖

3.4 以太網電路設計

系統中網絡指令數據的傳輸是通過標準的RJ45接口連在ARM外圍，選用配套的以太網控制器進行傳輸，本設計選用SMSC(Smart Mixed-Signal Connectivity)公司2008年推出的LAN9220芯片。它是一種全功能單芯片10/100 Mbit/s以太網控制器，專用于對性能、靈活性、集成方便性和系統成本控制有嚴格要求的嵌入式應用。LAN9220具備與SRAM類型的高性能從接口的集成以太網MAC和PHY。主機總線接口簡單但功能強大，可為大多數普通16/32 bit微處理器提供無縫連接。通過集成的校驗和卸載引擎，可為接收和發送的以太網數據幀自動生成16 bit校驗和。其與ARM的接口原理圖如圖5所示［7-8］。

圖5 網絡數據傳輸原理圖

3.5 供電系統

對于高速的系統，在設計的開始電源就應該作為另一個系統級不見考慮。在設計和選擇電源芯片時大概需要注意以下幾點:

1)電源芯片轉換的效率;

2)對于某些器件內核電壓和其外設電壓需要先后供電;

3)模擬器件和數字器件需要分開供電，大功率芯片也需要單獨供電;

4)整個系統所需要的功耗，電源輸入和輸出應增加適當的濾波電容;

5)增加電源反接保護電路，增加一些LED燈來顯示電源，方便觀測。

本系統電源入口為+5 V，預計所有器件在程序運行時最大功耗在10～11 W，設計時選用輸入為20 W的電源供電。基帶板卡涉及FPGA，DSP，ARM等許多器件，需要多種電平，根據需要本文設計了將+5 V轉為各種電平的供電系統。

4 測試

4.1 測試目標

本文重點介紹的是硬件設計，對于硬件系統的測試是驗證硬件設計方案是否可行、完備、可靠的最基本環節。

4.2 測試內容

1)供電系統測試;

2)FPGA相關接口測試;

3)ARM相關接口測試;

4)DSP相關接口測試。

基帶板卡系統實物圖如圖6所示。

4.3 測試方法和結果

1)供電測試

圖6 基帶板卡系統實物圖

FPGA系統需要1.2/2.5/3.3 V電壓，分別使用一組ASM1117芯片供電;ARM模塊采用3.3 V電壓，使用AS2830芯片供電;DSP模塊需用1.4 V/3.3 V電壓，分別使用一組TPS54310供電，用萬用表測試電壓，結果都在0.1 V誤差范圍內屬于正常。

2)FPGA與DSP系統接口測試

FPGA是基帶板數據接收器件，預處理后需要將數據送給DSP進一步處理，此為數據接口;DSP需要通過SPI口給FPGA發送控制信息(如增益、頻偏等)，此為控制接口。以接收通道為例(發送通道類似)，通道一和通道二共用1個FPGA，每個通道各分配16 kbyte大小FPGA緩存FIFO，構建乒乓處理緩存機制，FPGA通過FIFO向DSP發送數據，比對數據的確定正確性。FPGA與DSP之間測試數據對比如圖7所示。

圖7 FPGA與DSP之間數據測試(截圖)

3)ARM與FPGA系統接口測試

ARM與FPGA通過串口實現信息傳輸，FPGA接口并無專用的串口，需要用普通I/O口通過程序模擬串口。串口需要兩根數據線，分別是數據接收與發送。這里以ARM和FPGA之間的串口測試結果為例來說明設計的正確性:ARM通過應用層向FPGA發送三個已知數據，分別是a、b、c，它們對應的ASCII值分別為97，98，99。而FPGA接收到數據以二進制表示分別是01100001b，01100010b，01100011b，換算成十進制為97，98，99，故FPGA正確接收ARM發送的數據。多次比對ARM發送的數據和FPGA接收的數據，均無數據丟失和錯誤，由此可知ARM和FPGA之間的串口設計正確。

4)DSP與ARM系統接口測試

DSP選用McBSP接口模擬SPI模式和ARM的SPI接口通信，以實現消息傳輸功能。測試時，ARM發送已知數據，通過DSP接收存儲并觀測數據是否正確。基于SPI模式下DSP接收到ARM傳送的數據測試如圖8所示。

圖8 DSP與ARM之間數據測試(截圖)

5 結束語

本文充分利用FPGA、DSP、ARM的各自優點，設計了一種多通道基帶處理硬件架構方案，實現了良好的人機交互界面，在硬件系統的實時性、高速性有著很好的體現。通過自主設計的基帶處理板卡為移動終端管控系統提供了穩定可靠的硬件基礎，可以應用在某些通信需要限制或者保障的場所。

［1］李建東，郭梯云.移動通信［M］.4版.西安:西安電子科技大學出版，2006.

［2］張萌，朱海濤.基于虛擬基站的移動終端管控技術研究［J］.保密科學技術，2011(6):60-63.

［3］WANG Wei，WANG Chuncheng.A hardware design of navigation receiver signal processing platform［C］//Proc.Robotics and Biomimetics，2008.［S.l.］:IEEE Press，2008:2139-2143.

［4］Texas Instrument Inc.TMS320C6000 DSP peripherals overview reference guide［EB/OL］.［2012-09-01］.http://wenku.baidu.com/view/b36bf14733687e21af45a921.html.

［5］Texas Instrument Inc.OMAP3530 applications processor production preview［EB/OL］.［2012-09-01］.http://wenku.baidu.com/view/5c8e48cfa1c7aa00b52acbf4.html.

［6］李科煌，楊宇紅，孟祥鵬.基于OMAP3530的嵌入式人流關注方向檢測系統［J］.電視技術，2011，35(11):121-124.

［7］LAN9220 product features datasheet［EB/OL］.［2012-09-01］.http://1333949-lan9220-abzj.shop.mmic.net.cn/.

［8］Texas Instruments.OMAP35x peripherals overview reference guide［EB/OL］.［2012-09-01］.http://wenku.baidu.com/view/0ff2e618ff00 bed5b9f31d2e.html.