最佳相位的多載波QAM

何健標，向潞璐

(深圳技師學院電子通信系通信教研室，廣東深圳518000)

視頻點播技術(Vedio on Demand，VOD)與被動收看節目的廣播電視不同，可根據觀眾需要隨時選擇節目。在眾多VOD解決方案中，IPQAM方案由于QoS有保證且前期投入小、擴容便利，成為目前國內各運營商的首選［1］。IPQAM的關鍵是多載波QAM技術，可以在一個物理RF端口輸出多個相鄰頻點的QAM信號。

多載波QAM的設計實現主要分為調制和載波合成兩部分。關于調制，文獻［2］提出了一種根據CORDIC相位旋轉算法減少乘法器數量的實現結構;關于載波合成，常用方法是直接數字頻率合成算法［3］(DDFS)，其性能關鍵在于幅度量化精度和相位量化精度，其中相位量化精度尤其重要［4］，但DDFS所需存儲容量會隨相位量化精度的增加呈指數增長。

雖然文獻［2］提出的實現結構可以減少乘法器，但CORDIC算法是一個多級遞歸算法，對于高速信號處理(DDFS的主時鐘頻率都非常高)，CORDIC算法一般只能采用并行多級流水線結構，與之相對應的是多級移位加法器［5］，其結構本質上和乘法器沒有太大的區別。目前主流FPGA都在內部集成了性能優越的硬件乘法器模塊，文獻［2］尤其不適合FPGA實現。實現高精度DDFS的傳統方法是利用三角函數對稱性壓縮存儲容量，壓縮效果不大;近年來相關的研究都是在利用對稱性的基礎上，采用CORDIC算法［5］或是各種近似計算法［6-7］實現高精度DDFS的同時大幅度壓縮存儲需求。但上述方法會引入信號幅度的截入誤差，而且需要額外的邏輯資源。

1 多載波QAM模型

假設調制的4個相鄰目標頻點分別為ω1，ω2，ω3，ω4，而這4個頻點的調制信號的I，Q分量分別為I1，I2，I3，I4和Q1，Q2，Q3，Q4，那么這4路的QAM輸出信號的總和為

傳統設備都是在模擬域完成各個頻點QAM信號的合成(如圖1)。

圖1 模擬域的多頻點QAM信號合成

每個頻點都需要獨立的DAC、上變頻器和功放等設備，該方法集成度低、成本高且干擾大。對式(1)進行變換，有

式中:Qncos(ωn-ωc)t-Insin(ωn-ωc)t是Incos(ωnωc)t+Qnsin(ωn-ωc)t的希爾伯特變換。式(2)所表達的物理含義就是將信號In和Qn調制到固定中頻(ωn-ωc)，然后再上變頻到目標頻點的過程(見圖2，其中LOn=ωn-ωc)。

圖2 數字域的多載波QAM調制器

固定中頻處的多載波QAM為

由于4個目標頻點是相鄰的，而且中國數字電視的制式規定，相鄰頻點之間的頻率間隔是8 MHz，那么當ωc=時，式(3)可以改寫成

2 最佳相位調制

多載波QAM的輸出信號S最終要經過DAC轉換為模擬信號(圖2)，由于數模轉換時數據的截斷會引入量化噪聲，所以當DAC的量化精度確定后，在數字域提高輸出信噪比就要盡可能地提高每個子載波輸出信號的電平。

一般而言，S采用N bit的DAC進行量化，每路子載波的I，Q分量信號電平就應分別用(N-3)bit表示。在式(4)中，假設In和Qn的最大值為A(在符號映射過程中，為了控制成形濾波器占用的資源，一般采用5 bit數據進行各種星座的符號映射［8-10］，這樣在不同的星座中符號映射的最大值是不一樣的，但通過調整成形濾波器系數的比例因子，可以保證每種星座符號映射的最大值相同。所以上述假設總是成立的)，根據三角變換，有

換言之，如果每路子載波的I，Q分量各用(N-3)bit表示，那么DAC輸出模擬信號的幅度永遠都不會超過DAC滿額輸出的，這樣的數模轉換降低了信號的輸出功率和輸出信噪比。

為盡可能地提高每個子載波的輸出信號功率，應使max S對應于DAC的滿額輸出，即max S=2N-1，其中N為DAC的量化精度。在式(5)中，(max S)/A=為一常數，這個結果對應的是4路QAM調制的載波初始相位相同的常規情況，在最佳相位調制中需要尋找4路QAM調制最佳的相位相對關系。式(4)變成

此時(max S)/A不再是一個常數，而是隨著相位序列φn而變化。由于max S對應于(2N-1)這個常量，要想調制信號獲得最大的輸出功率，應使max S和A的比值盡可能的小。使得(max S)/A最小的φn稱之為最佳相位序列，最佳相位多載波調制就是通過調整每一路QAM調制載波的初始相位以滿足最佳相位序列的要求，使得每個子載波信號獲得最大輸出功率。

最佳相位序列的求解實質上是一個三角函數的極值求解過程，數學推導繁瑣且計算量大。實際工程應用中各子載波的初始相位必然要通過離散化實現，相位序列的組合是有限的，本文利用軟件程序自動對所有可能的相位序列進行匹配分析，計算最佳的相位序列，其分析計算過程包括:

1)不失一般性，假設φ1為0，最佳相位序列的物理含義是最佳的載波間相位關系，因此作一般性假設后實際只需求解φ2，φ3，φ4;

2)對2π相位作M點均勻采樣后，得到相位采樣序列θ，即θ(m)

3)相位抽樣序列θ有M個取值，3個載波初始相位φ2，φ3，φ4都分別是M個值之一，因此所有可能的相位序列就是M種可能的3次方組合，共有M3個可能的相位序列，針對所有可能的相位序列逐一計算max S，在M3個max S中最小值所對應的相位序列就是最佳相位序列;

4)M是相位抽樣序列θ的取值個數，M越大，相位抽樣的精度越高，分析計算得到的最佳相位序列越逼近最優解。當相位抽樣的精度足夠高時，計算結果會逐步收斂，獲得最佳相位序列最優解。

圖3是計算機的搜索結果。當相位采樣點數M為1，4路子載波的初始相位相同時，(max S)/A=;當相位序列的采樣點數M增大，意味著相位序列的采樣精度提高，經過分析計算得到的(max S)/A逐漸減小，說明隨著M增大，獲得的最佳相位序列在逼近最優解;當M取值為16或其倍數時，(max S)/A的值沒有變化，同時取得最小值，說明相位序列去16個采樣點的情況下已經可以逼近最優解，再增加相位序列的采樣精度對改善結果沒有幫助。因此，當M等于16時，經計算機全局搜索得到的相位序列φn就是子載波間最佳相位關系。此時，(max S)/A為5.21，若DAC取14 bit量化，即max S對應于0x3FFF，A對應于0x29A5。通過分析計算最佳相位序列，調整各載波的初始相位關系，可使多載波QAM信號獲得3.7 dB的信號增益。

圖3 最佳相位的搜索結果

3 分數步進DDS

常規型DDFS之所以由于相位量化精度不足而引入誤差，是由于傳統的以2的負整數冪作為相位步進而產生的一個周期性的相位截斷，而導致頻譜的雜散［4］。根據式(6)，待合成子載波的頻偏是固定的(4 MHz和12 MHz)，摒棄2的負整數冪換以一個特定分數作為DDFS的相位步進，使4 MHz和12 MHz這兩個信號的合成不存在相位截斷，那么合成信號就只存在幅度截入誤差而不存在相位截斷誤差，所以采用分數步進型DDFS合成子載波可使信號質量大為改善。

多載波QAM調制器中的DAC經過比較，選擇14 bit幅度量化精度、采樣率為200 MHz的DAC。即DDFS的系統時鐘為200 MHz，要合成4 MHz和12 MHz的信號，對應的分數相位步進應取4/200和12/200，故分數相位步進的DDFS的輸出序列分別為

分數步進型DDS需要保存的相位-幅度采樣點是50個。根據第2節的分析，每個子載波的信號電平不會超過0x29A5，即每個子載波調制的最終輸出的有效位數不會超過12 bit，但考慮到末位計算的精度，DDFS的輸出信號采用13 bit的幅度量化。采用特定的分數相位步進，可使子載波合成實現電路的復雜度大大降低。

1)為了保證頻率控制的精度，通常DDFS的相位累加器是一個位寬較大(一般取32 bit)的加法器，這是相當復雜的組合電路，在FPGA中組合電路是基于LUT(Look-up Table)結構來實現的，而單個LUT只能作5輸入組合電路，復雜的組合電路是通過多級LUT級聯來實現的。因此在FPGA中實現大規模組合電路不但耗費大量的LUT，而且還占用龐大的布線資源(Interconnects);而分數相位步進型DDFS直接按照相位步進來存儲數據，不需要復雜的相位累加器作為ROM的輸入地址，可直接采用一個模50的加1計數器作為ROM的地址發生器。由于加1計數器是常用的數字邏輯器件，FPGA中有專門為實現加1計數器進行優化的電路，以計數器替代原來的加法器作為相位累加器，邏輯資源消耗大為減少而工作性能更加出色。

2)常規型DDFS在相位精度較高時，相位-幅度轉換往往要占用巨大的邏輯資源。采用分數相位步進型DDFS，需要保存的相位-幅度轉換采樣點只有50個，無須壓縮，可直接保存。表1比較了分數相位步進型DDFS和Altera公司根據各種優化算法提供的DDFS的IP核占用邏輯資源的情況(DDFS的幅度，相位均采用13 bit量化)。顯然，無論采用何種優化算法，Altera提供的IP核所耗用的邏輯資源都遠遠大于分數相位步進型DDFS模塊。

表1 各種DDFS實現方法的資源消耗對比

3)最佳相位多載波QAM合成子載波必須滿足最佳相位序列的約束關系。如果是常規型DDFS，必須在每個子載波各自的相位累加器上疊加一個不同的初始相位，以保證子載波間的相對相位關系;而分數相位步進型DDFS則可以在計算相位-幅度轉換的采樣點時考慮最佳相位的約束關系(式8)，從而使所有子載波可以共用一個模50的加1計數器作為相位累加器，省略了7路相位累加器所耗用的邏輯資源。

4 實現與仿真

根據上述分析，整個多載波QAM調制芯片的電路實現如圖4所示，4路子載波的正余弦分量由8個分數步進型DDFS實現，這8個分數步進型DDFS共用一個模50的加1計數器作為相位-幅度轉換模塊的地址發生器。

圖4 多載波QAM調制芯片實現框圖

相位-幅度轉換模塊由ROM實現，ROM保存了8個DDFS中含有最佳相位約束關系的相位-幅度換算關系，此ROM的數據存儲分布為104 bit(13 bit×8)×50，共需要5 200 bit的存儲空間。ROM中每一個單元數據(104 bit)定義為

為了更好地比較分數步進型DDFS和其他常規類型DDFS的性能，圖5和圖6分別給出采用直接型DDFS和分數步進型DDFS合成4 MHz和12 MHz信號的頻譜，由于CORDIC和各種近似計算法［5-7］存在計算的截入誤差，性能不如直接型DDFS，所以沒有參與比較。

根據圖5、圖6中MATLAB仿真結果顯示，無論是4 MHz還是12 MHz的信號合成，隨著相位量化精度的提高，直接型DDFS輸出信號的頻譜雜散逐步得到改善，但即便是相位精度為13 bit的直接型DDFS，其性能仍不如分數相位步進型DDFS。

表2是采用頻譜分析儀和矢量信號分析儀對傳統多載波QAM信號和最佳相位多載波QAM信號測試的結果。相比之下，經過最佳相位調制算法改進的多載波QAM信號不但在同等條件下增加信號的輸出功率，相對于不變的量化噪聲功率，提高了輸出信噪比，同時采用分數相位步進不僅使得各子載波的頻譜雜散現象得到了有效的抑制，而且使各子載波具備了更高的IQ相位精度，因此最佳相位的多載波QAM輸出信號在載噪比、帶外抑制比、調制誤差度等所有測試指標上都得到了明顯的改善。

表2 兩種多載波QAM的測試指標

［1］陳勇，商彬.IPQAM設備關鍵技術的研究［J］.電視技術，2008，32(1):122-124.

［2］VANKKA J，KOSUNEN M，SANCHIS I，et al.A multicarrier QAM modulator［J］.IEEE Circuits and Systems，2000，47(1):1-10.

［3］王利眾，費元春，郭德淳，等.用DDS技術設計HDTV選臺電路［J］.電視技術，2003，27(3):57-75.

［4］李海松，張奇榮，權海洋.DDS的相位截斷及相應的雜散信號分析［J］.微電子學與計算機，2006(2):141-143.

［5］劉晨，王森章.直接數字頻率合成器的設計及FPGA實現［J］.微電子學與計算機，2004(5):63-65.

［6］WANG C-C C，SHE H-C，HU R.A ROM-less direct digital frequency synthesizer by using trigonometric quadruple angle formula［C］//Proc.9th International Conference on Electronics，Circuits and Systems.［S.l.］:IEEE Press，2002:65-68.

［7］ASHRAFI A，PAN Z，ADHAMI R，et al.A novel ROM-less direct digital frequency synthesizer based on Chebyshev polynomial interpolation［C］//Proc.36th Southeastern Symposium on System Theory.［S.l.］:IEEE Press，2004:393-397.

［8］趙民建，袁夢濤，李式巨，等.全數字多星座圖、可變符號率QAM調制器［J］.電路與系統學報，2001(1):1-6.

［9］包莉娜，梁堅，易志強，等.DVB-C映射電路的設計［J］.電子技術，2003(8 ):33-35.

［10］王國正，趙利.一種星座可變的自適應QAM調制方案［J］.電視技術，2012，36(9):92-95.