基于FPGA的數(shù)字FIR濾波器的設(shè)計(jì)與仿真

【摘要】數(shù)字信號(hào)的處理技術(shù)最為重要的組成部分就是數(shù)字濾波器，現(xiàn)階段，數(shù)字濾波器普遍運(yùn)用在整形、信號(hào)分離以及恢復(fù)等地方，F(xiàn)IR濾波器由于其有著嚴(yán)格的線型相位特征而運(yùn)用非常普遍，本文利用系統(tǒng)研究數(shù)字，借助系統(tǒng)探討數(shù)字濾波器其基本理論和基于現(xiàn)場(chǎng)可編程門陣列（即FPGA）的實(shí)現(xiàn)方法，并給出了通過(guò)MATLAB的仿真軟件設(shè)計(jì)出能夠符合規(guī)范的數(shù)字濾波器且對(duì)其實(shí)施仿真驗(yàn)證。

【關(guān)鍵詞】FPGAFIR數(shù)字濾波器分析研究

實(shí)現(xiàn)數(shù)字化為控制系統(tǒng)非常重要的發(fā)展方向，現(xiàn)階段，數(shù)字信號(hào)處理早已廣泛應(yīng)用在通信、圖像、雷達(dá)航空航天以及軍事、自動(dòng)控制、語(yǔ)音等等領(lǐng)域。

一、FIR濾波器的設(shè)計(jì)和實(shí)現(xiàn)

1.1FIR濾波器系數(shù)的提取

所謂的線型相位FIR濾波器一般使用窗函數(shù)的方法來(lái)設(shè)計(jì)，此處使用MATLAB的窗函數(shù)實(shí)施設(shè)計(jì)。其窗函數(shù)設(shè)計(jì)最基本的思路為應(yīng)該選取某一個(gè)合適的符合要求的頻率選擇性濾波，之后把它的脈沖響應(yīng)階段以此獲取一個(gè)線型相位與因果的濾波器[1]。依照所給定的濾波器的技術(shù)指標(biāo)，研究選用凱澤窗設(shè)計(jì)，它的幅頻特性與相頻特性。

1.2FPGA（即現(xiàn)場(chǎng)可編程門陣列）實(shí)現(xiàn)FIR濾波器

現(xiàn)場(chǎng)可編程門陣列使用FLEX系列之后的器件，而EDA根據(jù)則采用Quartus。采用FIR濾波器來(lái)描述程編，以此實(shí)現(xiàn)好FIR濾波器中的頂層原理圖，下圖1所示。

1.實(shí)驗(yàn)電路。在完成了FIR濾波器的程序設(shè)計(jì)之后，可以把程序編譯時(shí)所生產(chǎn)的配置文件將其下載至選用器件中，而配置之后的器件就能夠執(zhí)行FIR濾波器中的功能。為了有效檢驗(yàn)設(shè)計(jì)中的FIR濾波器其實(shí)際的濾波效果，本文設(shè)計(jì)了一個(gè)實(shí)驗(yàn)性電流，且借助測(cè)試儀器，將其組成了一個(gè)專門的測(cè)試系統(tǒng)。此測(cè)試系統(tǒng)所包括的內(nèi)容有示波器、交流信號(hào)發(fā)生器以及實(shí)驗(yàn)電路，而實(shí)驗(yàn)電路又包含A/D型轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及FIR數(shù)字類濾波電路，這是整個(gè)的測(cè)試系統(tǒng)所必不可少的部分。

2.轉(zhuǎn)換電路。（1）D/A轉(zhuǎn)換電路。所謂的D/A轉(zhuǎn)換電路能夠把數(shù)字輸入信號(hào)用過(guò)該轉(zhuǎn)換器轉(zhuǎn)換成模擬信號(hào)，它的電量。此電路的模擬信號(hào)是電壓信號(hào)，且有著十二位數(shù)據(jù)輸入端，在此電路中，其MX7245已被配置為雙極工作模式，它的模擬電壓信號(hào)其輸出范圍在正負(fù)5伏，在相對(duì)時(shí)序的控制下，此轉(zhuǎn)換器能把輸入端所得到的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸出。于模擬信號(hào)中的輸出端把由電阻與電容所構(gòu)成的低通濾波器連接起來(lái)，有著平滑濾波的效果。（2）FIR數(shù)字濾波電路，此電路包含有源晶體振蕩器、案件開關(guān)以及十針插座、可編程邏輯器件。在配置好的濾波器設(shè)計(jì)之后，借助器件中的剩下來(lái)的資源，也就是FPGA控制其A/D轉(zhuǎn)換器與D/A轉(zhuǎn)換器其功能。所以，RD、WR、DACS以及LDAC、ADCS此類引腳就是為了控制A/D轉(zhuǎn)換器的電路與D/A轉(zhuǎn)換器中電路的輸出引腳[3]。這其中引腳ADCS與RD分別和A/D轉(zhuǎn)換器中的引腳CS與RD相連接，另外，引腳DACS、WR以及LDAC則分別和D/A轉(zhuǎn)換電路中的引腳CS、WR以及LDAC相連接。（3）濾波效果測(cè)試。把設(shè)計(jì)好的低通濾波器中的配置文件下載至器件中實(shí)施實(shí)際濾波測(cè)試，使用示波器來(lái)觀察所有頻率點(diǎn)上所輸出信號(hào)中的幅值大小。根據(jù)濾波測(cè)試的最終結(jié)果能夠發(fā)現(xiàn)，此FIR濾波器的電路完全能夠達(dá)到其低通濾波器5赫茲的采樣頻率，1.5赫茲的截止頻率和十六階的相關(guān)技術(shù)指標(biāo)參數(shù)。

二、結(jié)束語(yǔ)

本文研究了于FPGA中使用分布式的算法實(shí)現(xiàn)了FIR濾波器的方法與原理，設(shè)計(jì)了濾波器且記住相關(guān)器件與軟件對(duì)設(shè)計(jì)方案實(shí)施仿真驗(yàn)證，其測(cè)試結(jié)果顯示完全能夠滿足系統(tǒng)的設(shè)計(jì)要求。

參考文獻(xiàn)

[1]樂(lè)紅兵，李雄文，熊元新，黎文安.一類邏輯器件實(shí)現(xiàn)FIR數(shù)字濾波器電路模型[J].武漢大學(xué)學(xué)報(bào)（工學(xué)版）. 2009（03）

[2] K.K.Parhi.VLSI Digital Signal Processing Systems：Design and Implementation. 2010.